[发明专利]芯片封装件的篡改检测

说明书

本发明揭示芯片封装件的篡改检测，其具有改进防篡改的芯片封装件以及使用此类芯片封装件来提供改进防篡改的方法。导线架包括芯片附着座、外引脚，以及位于该外引脚与该芯片附着座之间的内引脚。芯片附着至该芯片附着座。该芯片包括表面，该表面具有外边界以及邻近该外边界布置的接合垫。第一多条线自该外引脚延伸至该芯片的该表面上的相应位置，该些位置相对该接合垫在该外边界的内部。篡改检测电路与该第一多条线耦接。第二多条线自该内引脚延伸至该芯片上的该接合垫。该第二多条线位于该导线架与该第一多条线之间。

技术领域

本发明涉及芯片封装，尤其涉及芯片的防篡改封装件以及使用此类封装件提供防篡改的方法。

背景技术

芯片封装在产品保护及芯片安全方面起作用。例如，芯片封装件可保护被封闭的芯片免受损伤。至于芯片安全，可应用防篡改技术来防止攻击者偷偷访问芯片并阻止逆向工程。

需要以改进防篡改为特征的芯片封装件以及使用此类芯片封装件的方法。

发明内容

依据本发明的一个实施例，一种结构包括导线架，其具有芯片附着座、多个外引脚，以及位于该外引脚与该芯片附着座之间的多个内引脚。芯片附着至该芯片附着座。该芯片包括表面，该表面具有外边界以及邻近该外边界布置的多个接合垫。第一多条线自该外引脚延伸至该芯片的该表面上的相应位置，该些位置相对该接合垫在该外边界的内部。篡改检测电路与该第一多条线耦接。第二多条线自该内引脚延伸至该芯片上的该接合垫。该第二多条线位于该导线架与该第一多条线之间。

依据本发明的另一个实施例，提供一种方法以检测附着至导线架上的芯片附着座的芯片的篡改的方法。该方法包括：向第一多条线发送第一信号，该第一多条线自该导线架上的多个外引脚延伸至该芯片的表面上方的相应位置；向第二多条线发送第二信号，该第二多条线自该导线架上的多个内引脚延伸至芯片的该表面上的多个接合垫；以及通过篡改保护电路监控该第一信号。

附图说明

包含于并构成本说明书的一部分的附图说明本发明的各种实施例，并与上面所作的本发明的概括说明以及下面所作的实施例的详细说明一起用以解释本发明的实施例。

图1显示依据本发明的一个实施例的芯片封装件的剖视图。

图2显示图1的芯片封装件的顶视图，其中，出于说明目的移除了外壳。

图3显示依据本发明的一个实施例利用连接芯片与封装件的线的篡改检测系统的示意图。

具体实施方式

请参照图1、2并依据本发明的一个实施例，芯片封装件10包括芯片12、导线架14，以及具有外表面17的外壳16。芯片12包括一个或多个集成电路，其具有通过使用前端工艺(front-end-of-line；FEOL)制程形成的装置结构。该FEOL制程可包括例如互补金属氧化物半导体(complementary-metal-oxide-semiconductor；CMOS)制程，该制程用以构建经耦接以实施逻辑门及其它类型数字电路的p型与n型场效应晶体管的组合。芯片12包括建立外边界或周边的侧边26，以及被侧边26围绕或限制的表面38。

导线架14包括芯片附着垫或座18，其相对内引脚20及外引脚22居中设置。导线架14可由金属(例如铜或铜合金)的薄层组成。芯片12通过例如导热和/或导电黏附剂的层24附着至芯片附着座18。芯片附着座18的不同侧边分别与芯片12的侧边26对齐。可将芯片封装件10表面贴装至衬底40，例如印刷电路板或层叠衬底。芯片附着座18为从芯片12(当开启时)至衬底40的热传递提供低热阻路径。