[发明专利]半导体器件及其制造方法在审
申请号: | 201710502805.X | 申请日: | 2017-06-27 |
公开(公告)号: | CN107546213A | 公开(公告)日: | 2018-01-05 |
发明(设计)人: | 矢岛明;山田义明 | 申请(专利权)人: | 瑞萨电子株式会社 |
主分类号: | H01L23/535 | 分类号: | H01L23/535;H01L23/538;H01L21/60;H01L23/31 |
代理公司: | 北京市金杜律师事务所11256 | 代理人: | 杨宏军,李文屿 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体器件 及其 制造 方法 | ||
1.一种半导体器件,具有:
半导体衬底,
导体层,所述导体层形成在所述半导体衬底上,且具有第一上表面及第一下表面,
导体柱,所述导体柱形成在所述导体层的所述第一上表面上,且具有第二上表面、第二下表面及侧壁,
第一绝缘膜,所述第一绝缘膜覆盖所述导体层的所述第一上表面,且具有露出所述导体柱的所述第二上表面及所述侧壁的开口,及
保护膜,所述保护膜覆盖所述导体柱的所述侧壁,
在俯视中,所述开口大于所述第二上表面,并露出所述第二上表面的整个区域。
2.根据权利要求1所述的半导体器件,其中,
所述导体柱是以铜为主体的金属膜,
所述保护膜由含有铜的有机膜形成。
3.根据权利要求1所述的半导体器件,所述半导体器件进一步具有:
形成在所述半导体衬底之上、且形成在所述导体层之下的焊盘电极,
所述导体层的所述第一下表面连接于所述焊盘电极。
4.根据权利要求1所述的半导体器件,其中,
所述导体层由晶种层、和形成在所述晶种层上的镀铜膜形成。
5.根据权利要求4所述的半导体器件,其中,
所述晶种层的端部相对于所述镀铜膜的端部后退。
6.根据权利要求1所述的半导体器件,其中,
所述导体柱的所述第二下表面在其整个区域与所述导体层的所述第一上表面接触。
7.根据权利要求6所述的半导体器件,
所述半导体器件进一步具有第二绝缘膜,所述第二绝缘膜以在俯视中与所述导体柱的整个区域重合的方式形成在所述导体层之下。
8.根据权利要求7所述的半导体器件,其中,
所述第一绝缘膜及所述第二绝缘膜由聚酰亚胺膜形成。
9.根据权利要求1所述的半导体器件,所述半导体器件进一步具有:
覆盖所述导体柱的所述第二上表面的阻隔层,
所述阻隔层由贵金属膜形成。
10.一种半导体器件的制造方法,包括下述工序:
(a)工序,在半导体衬底上形成晶种层,
(b)工序,在所述晶种层上形成具有第一开口的第一掩膜层,
(c)工序,在所述第一开口内形成第一镀膜,
(d)工序,形成第二掩膜层,所述第二掩膜层覆盖所述第一镀膜的上表面,且具有露出所述第一镀膜的上表面的一部分的第二开口,
(e)工序,在所述第二开口内形成第二镀膜,
(f)工序,在除去所述第二掩膜层后,将从所述第一镀膜露出的所述晶种层除去,及
(g)工序,形成:具有露出所述第二镀膜的上表面及侧壁的第三开口、且覆盖所述第一镀膜的绝缘膜;和覆盖所述第二镀膜的侧壁的保护膜。
11.根据权利要求10所述的半导体器件的制造方法,其中,
所述(g)工序包括下述工序:
(g1)工序,以覆盖所述第一镀膜及所述第二镀膜的方式形成感光性聚酰亚胺清漆层,
(g2)工序,对所述感光性聚酰亚胺清漆层实施第一烘干,
(g3)工序,对所述感光性聚酰亚胺清漆层实施曝光处理,
(g4)工序,对所述感光性聚酰亚胺清漆层实施显影处理,及
(g5)工序,对所述感光性聚酰亚胺清漆层实施温度比所述第一烘干的温度更高的第二烘干,
所述绝缘膜及所述保护膜通过所述(g1)工序~(g5)工序而形成。
12.根据权利要求10所述的半导体器件的制造方法,其中,
所述第二镀膜由铜膜形成。
13.根据权利要求10所述的半导体器件的制造方法,其中,
所述第二镀膜由铜膜、和所述铜膜上的阻隔层形成。
14.根据权利要求13所述的半导体器件的制造方法,其中,
所述阻隔层由贵金属膜形成。
15.根据权利要求13所述的半导体器件的制造方法,其中,
在所述(g)工序后,进一步具有:
(h)工序,使探针接触所述阻隔层来进行检查,及
(i)工序,在所述阻隔层上形成焊料层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710502805.X/1.html,转载请声明来源钻瓜专利网。