[发明专利]一种适用于大功率半导体器件的结终端及其制备方法

权利要求书

1.一种适用于电荷耦合器件的结终端，其特征在于，所述结终端包括：

半导体基底；

第一电极，形成于所述半导体基底的下端面；

半导体区域，形成于所述半导体基底的上端面，其具有第一导电类型，所述半导体区域包括：

有源区域，设有多个第一沟槽，第一沟槽侧壁及底部填充介质材料，内部填充半导体材料；

第一终端区域，设有至少两个第二沟槽，第二沟槽侧壁及底部填充介质材料，内部填充半导体材料；

第二终端区域，设有多个第三沟槽，第三沟槽侧壁及底部填充介质材料，内部填充半导体材料；

第三终端区域，设有一个第四沟槽，第四沟槽侧壁及底部填充介质材料，内部填充半导体材料，其内半导体材料和第三终端区内与第二终端区相邻的台面相连；

第二电极，其连接有源区域、第一终端区域和第二终端区域沟槽内半导体材料，以及有源区域的台面。

2.根据权利要求1所述的适用于电荷耦合器件的结终端，其特征在于：

所述有源区域、第一终端区域、第二终端区域、第三终端区域沟槽内侧壁及底部填充电介质材料由淀积形成，或者热氧化形成，或者先氧化再淀积形成；

所述有源区域、第一终端区域、第二终端区域、第三终端区域沟槽内侧壁及底部填充电介质材料的厚度相同，由器件耐压规格和具有第一导电类型的半导体区域的掺杂浓度确定。

3.根据权利要求1所述的适用于电荷耦合器件的结终端，其特征在于：

所述有源区域、第一终端区域、第二终端区域、第三终端区域的沟槽宽度相同或者不同。

4.根据权利要求1所述的适用于电荷耦合器件的结终端，其特征在于：

所述有源区域的沟槽间距相同；

所述第一终端区域的沟槽间距相同或者由内向外逐渐增大，最小沟槽间距小于有源区域的沟槽间距；

所述第二终端区域的沟槽间距相同或者由内向外逐渐增大，最小沟槽间距大于第一终端区域的最大沟槽间距；

所述第三终端区域的沟槽间距等于或者大于第二终端区域的最大沟槽间距。

5.根据权利要求1所述的适用于电荷耦合器件的结终端，其特征在于：

所述有源区域的沟槽深度相同；

所述第一终端区域的沟槽深度相同或者由内向外逐渐增大，最小沟槽深度大于有源区域的沟槽间距；

所述第二终端区域的沟槽深度相同，沟槽深度等于第一终端区域的最大沟槽深度；

所述第三终端区域的沟槽深度与第二终端区域的沟槽深度相同。

6.一种权利要求1所述结终端的制备方法，其特征在于，所述制备方法包括如下步骤：

步骤S1：在浓掺杂的半导体基底上生长半导体区域；首先在半导体区域上刻蚀有源区域的第一沟槽；接着刻蚀第一终端区域的第二沟槽，如果第二沟槽的深度由内向外逐渐增大，则按照深度由小到大分别刻蚀；第二沟槽中深度最大的沟槽和第二终端区域的第三沟槽以及第三终端区域的第四沟槽一起刻蚀；

步骤S2：随后，通过先热氧化再淀积的方法在沟槽侧壁和底部填充一定厚度的电介质，其厚度由器件耐压规格和具有第一导电类型的半导体区域的掺杂浓度确定；然后采用浓掺杂的多晶硅填满整个沟槽；之后进行化学机械抛光CMP平坦化；

步骤S3：继续进行MOS正面工艺，栅氧生长，多晶硅栅淀积、刻蚀，P阱注入、退火，铝下介质淀积，孔刻蚀，而后淀积第二电极材料并进行图形化刻蚀；最后对半导体基底进行背面减薄并形成第一电极，由此完成了一种电荷耦合MOS的制作。

7.根据权利要求6所述的制备方法，其特征在于：

所述步骤S1中，在浓掺杂的半导体基底上生长N型外延层，N型外延层作为所述半导体区域。

8.根据权利要求6所述的制备方法，其特征在于：

所述步骤S2中，沟槽侧壁和底部的电介质填充由先热氧化再淀积工艺形成，或者热氧化工艺形成，或者淀积工艺形成。