[发明专利]半导体存储器装置及其操作方法

说明书

半导体存储器装置及其操作方法。本公开涉及一种操作包括共享一条块字线的至少两个存储器块的半导体存储器装置的方法。该方法包括以下步骤：将擦除电压施加至共同地联接至所述存储器块的源极线，所述存储器块中的一个是被选存储器块；以及当擦除电压被施加至源极线时，将第一电压施加至块字线并且将第三电压施加至所述存储器块中的未选存储器块的全局字线，其中，第一电压高于使联接至块字线的通道晶体管导通的导通电压，并且其中，第三电压根据第一电压的电平将包括在未选存储器块中的局部字线浮置。

技术领域

本发明的各种实施方式总体上涉及电子装置，更具体地讲，涉及一种半导体存储器装置及其操作方法。

背景技术

存储器系统已被广泛用作诸如计算机、数字相机、MP3播放器和智能电话的数字装置的数据存储装置。存储器系统可包括存储数据的半导体存储器装置以及控制存储器装置的控制器。数字装置可作为存储器系统的主机来操作，并且控制器可在主机和半导体存储器装置之间传送命令和数据。

半导体存储器装置是利用诸如硅(Si)、锗(Ge)、砷化镓(GaAs)和磷化铟(InP)的半导体具体实现的存储器装置。半导体存储器装置被分类为易失性存储器装置和非易失性存储器装置。

易失性存储器装置在断电时丢失所存储的数据。易失性存储器装置的示例包括静态RAM(SRAM)、动态RAM(DRAM)和同步DRAM(SDRAM)。非易失性存储器装置保持所存储的数据，而与通电/断电条件无关。非易失性存储器的示例包括只读存储器(ROM)、掩模ROM(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪速存储器、相变随机存取存储器(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)和铁电RAM(FRAM)。闪速存储器被分类为NOR型存储器和NAND型存储器。

发明内容

各种实施方式涉及一种具有增大的擦除速度的半导体存储器装置及其操作方法。

根据实施方式，一种操作包括共享一条块字线的至少两个存储器块的半导体存储器装置的方法可包括以下步骤：将擦除电压施加至共同地联接至所述存储器块的源极线，所述存储器块中的一个是被选存储器块；以及当擦除电压被施加至源极线时，将第一电压施加至块字线并且将第三电压施加至所述存储器块中的未选存储器块的全局字线，其中，第一电压高于使联接至块字线的通道晶体管导通的导通电压，并且其中，第三电压根据第一电压的电平将包括在未选存储器块中的局部字线浮置。

根据实施方式，一种半导体存储器装置可包括：共享一条块字线的至少两个存储器块；外围电路，其被配置为对所述存储器块中的被选存储器块执行擦除操作；以及控制电路，其被配置为控制所述外围电路以在擦除电压被施加至共同地联接至所述存储器块的源极线时，将第一电压施加至块字线并且将第三电压施加至所述存储器块中的未选存储器块的全局字线，其中，第一电压高于使联接至块字线的通道晶体管导通的导通电压，并且其中，第三电压根据第一电压的电平将包括在所述未选存储器块中的局部字线浮置。

根据实施方式，一种半导体存储器装置可包括：地址解码器，其包括多个块解码器；以及至少两个存储器块，其中的一个是与块解码器中的一个对应的被选存储器块，其中，当擦除电压被施加至共同地联接至所述存储器块的源极线时，地址解码器将第一电压施加至作为块解码器的输出线的块字线并且将第三电压施加至所述存储器块中的未选存储器块的全局字线，其中，第一电压高于使联接至块字线的通道晶体管导通的导通电压，并且其中，第三电压根据第一电压的电平将包括在所述未选存储器块中的局部字线浮置。