[发明专利]半导体装置结构

说明书

本公开实施例提供半导体装置结构。半导体装置结构包含介电层。半导体装置结构亦包含栅极堆叠结构于介电层中。半导体装置结构更包含半导体线，且栅极堆叠结构围绕部分的半导体线。此外，半导体装置结构包含接点电极于介电层中，且接点电极电性连接至半导体线。接点电极与栅极堆叠结构自半导体线朝相反方向延伸。

技术领域

本公开实施例涉及半导体装置结构，更特别涉及其半导体线、接点电极、与栅极堆叠结构的相对位置。

背景技术

半导体集成电路产业已经历快速成长。集成电路材料与设计的技术进展产生一代又一代的集成电路。每代的集成电路均比前一代具有更小且更复杂的电路。

在集成电路演进中，功能密度(比如单位芯片面积的内连线装置数目)通常随着几何尺寸(工艺所能形成的最小构件或线路)缩小而增加。工艺的尺寸缩小通常有利于增加产能并降低相关成本。

尺寸缩小亦增加集成电路的工艺复杂度，为实现这些进展，集成电路工艺中需要类似发展。举例来说，可采用三维晶体管如具有纳米线的半导体装置，以取代平面晶体管。这些较新种类的半导体集成电路装置面临工艺挑战，且未完全适用于所有方面。

发明内容

本公开一实施例提供的半导体装置结构，包括：第一介电层；栅极堆叠结构，位于第一介电层中；半导体线，且栅极堆叠结构围绕部分的半导体线；以及接点电极，位于第一介电层中并电性连接至半导体线，其中接点电极与栅极堆叠结构自半导体线朝相反方向延伸。

附图说明

图1A至图1Q是一些实施例中，用以形成半导体装置结构的工艺的多种阶段的透视图。

图2是一些实施例中，用以形成半导体装置结构的工艺的多种阶段的透视图。

图3A与图3B是一些实施例中，半导体装置结构的剖视图。

图4是一些实施例中，半导体装置结构的透视图。

图5是一些实施例中，半导体装置结构的透视图。

图6是一些实施例中，半导体装置结构的透视图。

图7是一些实施例中，半导体装置结构的透视图。

图8是一些实施例中，半导体装置结构的上视图。

图9是一些实施例中，半导体装置结构的透视图。

附图标记说明：

D₁、D₂、D₃、D₄ 距离

I-I’、II-II’ 线段

S₁、S₁’、S₂、S₃、S₄、S₅、S₆、S₇、S₇’、S₈ 表面

X₁、X₂ 方向

100 半导体基板

100A、100B 区域

110、150、170、210、280 介电层

110A、120A、121、122 部分

120 半导体层

125、125’ 半导体线

125A 沟道区

125B 源极/漏极区