[发明专利]一种基于FPGA和MC模型生成突发随机脉冲噪声的方法及装置

权利要求书

1.一种基于FPGA和MC模型生成突发随机脉冲噪声的装置，其特征在于，包括：通用异步收发传输UART模块、控制和命令解析单元、一级马尔可夫链(Markov Chain，MC)模型、判定模块Ⅰ、脉冲宽度模块、高斯白噪声模块、二级MC模型、二级MC噪声空间模块和计数器模块Ⅰ；

其中，UART模块上设置有输入端可供上位机连接输入；UART模块传送上位机命令到控制和命令解析单元；控制和命令解析单元连接并控制高斯白噪声模块、一级MC模型、计数器模块Ⅰ、二级MC模型和二级MC噪声空间模块，其中，一级MC模型为两个状态的一阶MC，二级MC模型为至少有三个状态的二阶MC；脉冲宽度模块接收控制和命令解析单元的突发脉冲的脉冲点数并产生相应脉冲宽度或根据控制和命令解析单元下发的分布函数随机产生脉冲宽度，并连接控制一级MC模型和二级MC模型；判定模块Ⅰ用于生成判定结果，其输出端与高斯白噪声模块和二级MC模型连接；二级MC噪声空间模块输出端与二级MC模型连接；高斯白噪声模块和二级MC模型连接形成本装置的输出端；本装置的输出端上连接有计数器模块Ⅰ，当计数器模块Ⅰ的计数达到上位机下发的点数时，则关闭二级MC模型，同时使能一级MC模型，进行下一个脉冲周期。

2.根据权利要求1所述的一种基于FPGA和MC模型生成突发随机脉冲噪声的装置，其特征在于：所述上位机和UART模块之间设置有一个USB转UART桥接。

3.根据权利要求1所述的一种基于FPGA和MC模型生成突发随机脉冲噪声的装置，其特征在于：所述一级MC模型包括：一级MC储存器，累加器模块Ⅰ，LFSR模块Ⅰ，判定模块Ⅱ，计数器模块Ⅱ，一级MC状态空间模块；

其中，一级MC储存器存放的是从上位机传来的一级MC模型的状态转移矩阵和两状态的初始概率分布；一级MC模型首先依据两状态的初始概率分布跳到第一个状态，并记下该状态在状态转移矩阵中的位置，即该状态在状态转移矩阵所在行中第一位数值在一级MC储存器中的地址；LFSR模块Ⅰ产生(0,1]之间的伪随机数，它在一级MC模型发生状态改变的周期内不发生变化；累加器模块Ⅰ首先将一级MC储存器中的数据在地址的增加下逐位取出状态转移矩阵行中的概率数值，并求累加和，然后与LFSR模块Ⅰ产生的随机数进入判定模块Ⅱ判定，如果第i_th1次产生的随机数大于该次的累加和，使能信号置1，完成一个MC的周期，i_th1即为从当前状态跳到的下一个状态，然后在一级MC状态空间模块中取出i_th1对应的状态值作为一级MC模型的输出。

4.根据权利要求1所述的一种基于FPGA和MC模型生成突发随机脉冲噪声的装置，其特征在于：所述二级MC模型包括：二级MC储存器，累加器模块Ⅱ，LFSR模块Ⅱ，判定模块Ⅲ，计数器模块Ⅲ，二级MC状态空间模块，分布函数模块，脉冲长度模块，噪声综合模块和脉冲幅度、脉冲状态个数模块；

其中二级MC储存器存放的是二级MC的状态转移矩阵和初始概率分布，二级MC模型首先根据初始概率分布跳到初始状态，此时初始状态包括两个状态：当前状态和前一个状态，组成一个连续状态，二级MC模型记下该初始状态在状态转移矩阵中的位置，即该状态在状态转移矩阵所在行中第一位数值在二级MC储存器中的地址，LFSR模块Ⅱ产生(0,1]之间的伪随机数，累加器模块Ⅱ将二级MC储存器中的数据在地址的增加下逐行取出状态转移矩阵行中的概率数值，并求累加和，然后与LFSR模块Ⅱ产生的随机数进入判定模块Ⅲ判定，如果第i_th2次产生的随机数大于该次的累加和，使能信号置1，完成一个二阶MC的周期；i_th2即跳往下一个连续状态中的第二个状态，与上一个连续状态中的第二个状态组成当前状态的连续状态，噪声综合模块根据脉冲长度模块和二级MC状态空间模块输出的幅值合成脉冲噪声，合成脉冲噪声作为二级MC模型的输出。