[发明专利]包括LDMOS晶体管的半导体器件及其制造方法和LDMOS晶体管有效
| 申请号： | 201710480244.8 | 申请日： | 2017-06-22 |
| 公开（公告）号： | CN107546204B | 公开（公告）日： | 2020-09-15 |
| 发明（设计）人： | 赫尔穆特·布雷赫;阿尔贝特·比尔纳;米夏埃拉·布朗恩;扬·罗波尔;马西亚斯·齐格尔德鲁姆 | 申请（专利权）人： | 英飞凌科技股份有限公司 |
| 主分类号： | H01L23/48 | 分类号： | H01L23/48;H01L27/088;H01L29/78 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 康建峰;陈炜 |
| 地址： | 德国瑙伊*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 包括 ldmos 晶体管 半导体器件 及其 制造 方法 | ||
1.一种半导体器件，包括：
半导体衬底，其包括前表面；
在所述前表面中的横向扩散金属氧化物半导体LDMOS晶体管；以及
被布置在所述前表面上的金属化结构，
其中，所述金属化结构包括被布置在至少一个电介质层中的至少一个腔，
其中，所述至少一个腔被定位在所述前表面之上并且与所述前表面隔开，
其中，所述金属化结构还包括被布置在所述前表面上的第一电介质层、被布置在所述第一电介质层上的第一导电层以及至少一个第一导电通孔，
其中，所述至少一个腔被布置成与所述至少一个第一导电通孔的侧面相邻，
其中，所述至少一个腔延伸穿过所述第一电介质层、并且由第二电介质层限定下表面且由第三电介质层限定上表面，
其中，所述第三电介质层包括与所述至少一个腔连通的多个开口，所述多个开口被第四电介质层覆盖，以及
其中，所述第一电介质层包括三个子层：包括硼磷硅玻璃BPSG的第一子层；包括氮化硅SiN的第二子层；以及包括硅氧化物SiOx的第三子层，并且其中，所述第二电介质层包括氮氧化硅SiON，所述第三电介质层包括SiN以及所述第四电介质层包括SiOx。
2.根据权利要求1所述的半导体器件，其中，所述至少一个腔在所有侧上由电介质材料限定。
3.根据权利要求1所述的半导体器件，其中，所述至少一个腔被布置在所述金属化结构的具有大于所述半导体器件的平均电场的电场的区域中。
4.根据权利要求1所述的半导体器件，其中，所述至少一个腔被布置在所述LDMOS晶体管的漏极区与栅极之间，以减小电容耦合。
5.根据权利要求1所述的半导体器件，其中，所述至少一个第一导电通孔将所述LDMOS晶体管的漏极电耦合至所述第一导电层。
6.根据权利要求1所述的半导体器件，其中，第一腔被布置成与所述至少一个第一导电通孔的第一侧相邻，并且第二腔被布置成与所述至少一个第一导电通孔的第二侧相邻，所述第二侧与所述第一侧相对。
7.根据权利要求1所述的半导体器件，其中，所述至少一个腔被布置在场板的漏极侧边缘与所述LDMOS晶体管的漏极区之间。
8.根据权利要求1所述的半导体器件，其中，第一多个腔被布置在与延伸穿过所述至少一个电介质层的导电通孔的第一侧面相邻的第一行中。
9.根据权利要求8所述的半导体器件，其中，第二多个腔被布置在与延伸穿过所述第一电介质层的导电通孔的第二侧面相邻的第二行中，所述第二侧面与所述第一侧面相对。
10.根据权利要求1所述的半导体器件，其中，所述半导体衬底具有体电阻率ρ≥100Ohm.cm。
11.根据权利要求10所述的半导体器件，还包括从所述半导体衬底的所述前表面延伸到后表面的导电通孔，所述导电通孔耦合至所述LDMOS晶体管的源极。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英飞凌科技股份有限公司，未经英飞凌科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201710480244.8/1.html，转载请声明来源钻瓜专利网。
- 上一篇：半导体器件及其制造方法
- 下一篇：芯片封装件的篡改检测
