[发明专利]集成电路芯片、电子装置与存储器存取方法

权利要求书

1.一种集成电路芯片，包含：

接口电路，用于将该集成电路芯片连接到多个总线，该多个总线耦接该集成电路芯片与存储芯片，以驱动传输到该存储芯片的信号到该多个总线，且接收从该存储芯片传输到该多个总线上的信号；以及

控制电路，用于控制该接口电路，以传输信息信号给该存储芯片来告知命令信号与数据信号的传输速率的比例变化，该比例变化是该命令信号的更新的传输速率与该数据信号的更新的传输速率之间的更新的比例，根据该比例变化配置该接口电路，并让该接口电路在一个时间根据该比例变化开始传输/接收信号。

2.如权利要求1所述的集成电路芯片，其特征在于，该控制电路用于控制该接口电路以传输该命令信号给该存储芯片来告知该比例变化。

3.如权利要求1所述的集成电路芯片，其特征在于，该控制电路用于控制该接口电路以改变给该存储芯片的时钟信号的属性来告知该比例变化。

4.如权利要求3所述的集成电路芯片，其特征在于，该控制电路用于使该时钟信号停止来指示该比例变化。

5.如权利要求4所述的集成电路芯片，其特征在于，该控制电路用于让该时钟信号在该时间后重启以让该接口电路根据该比例变化传输/接收信号。

6.如权利要求3所述的集成电路芯片，其特征在于，该控制电路用于控制该接口电路以使该时钟信号发生频率变化来指示该比例变化。

7.如权利要求6所述的集成电路芯片，其特征在于，该控制电路用于控制该接口电路以在该频率变化之后的该时间传输该命令信号来让该接口电路根据该比例变化开始传输/接收信号。

8.如权利要求1所述的集成电路芯片，其特征在于，该控制电路用于接收至少一个下列两者之间的该比例变化：

传输该命令信号的命令速率与传输该数据信号的数据速率；

该命令速率与数据时钟，该数据时钟用于协助驱动该数据信号或从该多个总线接收该数据信号；

命令时钟，用于协助驱动该命令信号或从该多个总线接收该命令信号，与该数据速率；以及

该命令时钟与该数据时钟。

9.如权利要求1所述的集成电路芯片，其特征在于，更包含：

数据选通产生电路，用于基于具有可调比例的时钟信号产生数据选通信号；

其中该控制电路用于根据该比例变化改变该可调比例。

10.如权利要求1所述的集成电路芯片，其特征在于，该比例变化的方向是要让该命令信号的传输速率变化比该数据信号的传输速率的变化小。

11.如权利要求1所述的集成电路芯片，其特征在于，该比例变化的方向是要降低该命令信号的传输速率并保持该数据信号的传输速率。

12.一种电子装置，包含：

第一集成电路芯片；

互连组件，用于形成多个总线来互连该第一集成电路芯片与第二集成电路芯片；以及

该第二集成电路芯片是存储集成电路芯片，

其中该第一集成电路芯片包含：

第一接口电路，用于将该第一集成电路芯片连接到该多个总线，该多个总线耦接该第一集成电路芯片与该第二集成电路芯片，以驱动传输到该第二集成电路芯片的信号到该多个总线上，并接收从该第二集成电路芯片传输到该多个总线上的信号；以及

第一控制电路，用于控制该第一接口电路以传输信息信号给该第二集成电路芯片来告知命令信号与数据信号的传输速率的比例变化，该比例变化是该命令信号的更新的传输速率与该数据信号的更新的传输速率之间的更新的比例，根据该比例变化配置该第一接口电路，并让该第一接口电路在一个时间根据该比例变化开始传输/接收信号。