[发明专利]一种处理器调试方法及系统

权利要求书

1.一种处理器调试方法，应用于SoC系统芯片系统中，其特征在于，所述方法包括：

当处理器执行工作程序时，逻辑控制器将处理器的PC值同步发送给FIFO先入先出存储器；

当处理器复位时，所述逻辑控制器判断是否获取到来自WDT看门狗计时器的复位标志信号；

如果是，则所述逻辑控制器停止向所述FIFO存储器中同步发送所述PC值，所述FIFO存储器中已存的所述PC值为目标PC值；

处理器从所述FIFO存储器中获取所述目标PC值。

2.根据权利要求1所述的方法，其特征在于，所述当处理器执行工作程序时，逻辑控制器将处理器的PC值同步发送给FIFO存储器的步骤之前，还包括：

处理器配置所述WDT的最大计数时间，并开启所述WDT计数；所述WDT在计数到达所述最大计数时间时生成复位信号和复位标志信号；

当所述WDT计数时，处理器按预设时间重置所述WDT计数时间；所述预设时间小于所述WDT的所述最大计数时间；

处理器开始执行工作指令。

3.根据权利要求1所述的方法，其特征在于，所述当处理器执行工作程序时，逻辑控制器将处理器的PC值同步发送给FIFO存储器的步骤，包括：

所述逻辑控制器获取处理器的所述PC值；

所述逻辑控制器将所述PC值中记录的指令按处理器执行顺序逐条发送给所述FIFO存储器。

4.根据权利要求3所述的方法，其特征在于，所述逻辑控制器将所述PC值中记录的指令按处理器执行顺序逐条发送给所述FIFO存储器的步骤后，还包括：

对最后被发送至所述FIFO存储器中的指令添加标记信息。

5.根据权利要求1所述的方法，其特征在于，

所述FIFO存储器可存储指令的数量多于所述PC值中记录的指令数量。

6.根据权利要求1所述的方法，其特征在于，所述当处理器复位时，所述逻辑控制器判断是否获取到来自WDT的复位标志信号的步骤之后，还包括：

如果否，则所述逻辑控制器继续向所述FIFO存储器中同步发送所述PC值。

7.根据权利要求1所述的方法，其特征在于，所述处理器从所述FIFO存储器中获取所述目标PC值的步骤之后，还包括：

清除所述WDT的复位标志信号。

8.根据权利要求1所述的方法，其特征在于，所述FIFO存储器为按先入先出法存储数据的寄存器或SRAM静态随机存取存储器。

9.一种处理器调试系统，应用于SoC中，其特征在于，所述系统包括：处理器、逻辑控制器、FIFO存储器和WDT；

所述逻辑控制器，用于当处理器执行工作程序时，将处理器的PC值同步发送给FIFO存储器；

以及，用于在获取到来自WDT的复位标志信号时，停止向所述FIFO存储器中同步发送所述PC值；

所述FIFO存储器，用于接收并存储所述逻辑控制器同步发送的所述PC值；

所述WDT，用于生成所述复位标志信号，并将所述复位标志信号发送给所述逻辑控制器；

所述处理器，用于从所述FIFO存储器中获取目标PC值。

10.根据权利要求9所述的系统，其特征在于，所述处理器还用于：

配置所述WDT的最大计数时间，并开启所述WDT计数；所述WDT在计数到达所述最大计数时间时生成复位信号和复位标志信号；

以及，当所述WDT计数时，按预设时间重置所述WDT计数时间；所述预设时间小于所述WDT的所述最大计数时间；

以及，执行工作程序。