[发明专利]存储器的冗余方案

权利要求书

1.一种集成电路，包括：

第一存储器单元阵列，设置在所述集成电路的第一区域中，所述第一存储器单元阵列具有第一存储器单元和控制对所述第一存储器单元中的每一个的访问的第一控制器；

第二存储器单元阵列，设置在所述集成电路的与所述第一区域不同的第二区域中，所述第二存储器单元阵列具有与所述第一存储器单元分离的冗余存储器单元；以及

输出复用电路，所述输出复用电路从所述第一存储器单元阵列和所述第二存储器单元阵列接收数据信号，并且基于从所述第一控制器接收的一个或多个选择控制信号提供所接收的数据信号中的至少一个作为输出。

2.根据权利要求1所述的集成电路，其中：

所述第一存储器单元被布置在第一列和第一行中，

所述第二存储器单元被布置在第二列和第二行中，并且

所述第二列与所述第一列对齐，并且

所述第二行与所述第一行分离，在所述第一行之外另外提供。

3.根据权利要求1所述的集成电路，其中，所述第二存储器单元阵列包括具有所述冗余存储器单元的冗余存储器单元阵列。

4.根据权利要求1所述的集成电路，其中，所述第二存储器单元阵列包括具有一行或多行所述冗余存储器单元的行冗余存储器单元阵列。

5.根据权利要求1所述的集成电路，其中，如果所述第一存储器单元中的一个或多个第一存储器单元有缺陷，则所述一个或多个有缺陷的第一存储器单元中的每一个被所述冗余存储器单元之一替换。

6.根据权利要求1所述的集成电路，其中，如果所述第一存储器单元中的一个或多个第一存储器单元有缺陷，则所述一个或多个有缺陷的第一存储器单元中的每一个的地址被所述冗余存储器单元之一的另一地址替换。

7.根据权利要求1所述的集成电路，其中，如果所述第一存储器单元中的一个或多个第一存储器单元有缺陷，则所述有缺陷的第一存储器单元的一个或多个地址对应于所述冗余存储器单元的一个或多个其他地址。

8.根据权利要求1所述的集成电路，其中，所述第一控制器包括地址比较器，所述地址比较器将所述第一存储器单元的有缺陷存储器单元的地址与所述冗余存储器单元的其他地址进行比较，并且如果确定存在匹配，则有缺陷存储器单元的地址被重新分配给冗余存储器单元的另一地址。

9.根据权利要求1所述的集成电路，其中，所述第二存储器单元阵列包括冗余控制器，所述冗余控制器基于从所述第一控制器接收的访问请求来控制对所述冗余存储器单元中的每一个的访问。

10.根据权利要求1所述的集成电路，其中，所述第一存储器单元阵列的所述第一存储器单元用静态随机存取存储器(SRAM)电路来实现。

11.根据权利要求1所述的集成电路，其中，所述第二存储器单元阵列的冗余存储器单元用触发器逻辑电路来实现。

12.一种用于存储器设备的行冗余电路，包括：

第一存储器电路，具有布置在第一列和第一行中的第一存储器单元的阵列；以及

冗余存储器电路，具有布置在第二列和第二行中的冗余存储器单元的阵列，

其中，所述冗余存储器电路与所述第一存储器电路分离，

其中，所述第二列与所述第一列对齐，

其中，所述第二行与所述第一行分离，在所述第一行之外另外提供，

其中，所述第一存储器电路包括控制对所述第一存储器单元中的每一个的访问的第一控制器，

其中，所述第一控制器包括地址比较器，所述地址比较器将所述第一存储器单元的有缺陷存储器单元的地址与所述冗余存储器单元的其他地址进行比较，以及

其中，如果存在匹配，则用冗余存储器单元的另一地址替换有缺陷存储器单元的地址。