[发明专利]一种相位测量系统及方法

说明书

本发明提出了一种相位测量系统及方法，利用在测量时间间隔过程中，优化同步闸门的生成方式，从而在时间间隔测量过程中，同时得到信号的周期数据，这样就可以在一次测量中同时得到周期和时间间隔数据，从而大大提升了相位测量速度，并减少了相应的测量误差，提升测量精度。

技术领域

本发明涉及测试技术领域，特别涉及一种相位测量系统，还涉及一种相位测量方法。

背景技术

随着科技水平的进步，对于同频信号之间的相位关系也越来越关注，且对于精度要求较高，已有相位测量方案需要分两步进行，先进行“周期测量”，测量两个信号的周期，然后再进行“时间间隔测量”，测量两个信号之间的时间差，然后按照公式计算得到相位。

已有测量方案中，在进行周期和时间间隔测量时，需要对硬件电路进行切换，且两个测量不能同时进行，会造成较大的测量误差，即两次测量结果是在不同的硬件状态下(信号传输路径的时间延迟、迟滞窗的变化)得到的，这期间必然会引入测量误差，另外在两次测量结果之间必然存在TDC内插数据的误差，从而会进一步增加测量误差。

已有的设计方案测量速度慢，且需要不断对硬件电路进行开关切换，对电路会造成不同程度的损伤。

发明内容

本发明提出了一种相位测量系统及方法，在一次测量中完成周期和时间间隔两个参数的测量，可大大提升测量速度，同时减少了已有测量方案中所引入的一系列误差项，提高测量精度。

本发明的技术方案是这样实现的：

一种相位测量系统，采用双通道结构，两个被测信号分别进入到各自通道同时完成时间间隔测量及周期测量，进而完成相位测量；

通过电平转换电路将两个被测信号转化为PECL电平信号，利用闸门同步电路对两个被测信号的上升沿进行同步提取，提取出两个同步闸门信号；

FPGA对产生的两个同步闸门信号的电平进行监测，当监测到两个同步闸门信号的电平均被拉高后，以第一同步闸门信号作为计数器使能信号，对输入信号进行计数；

计数完成后FPGA产生一个复位信号，用于对闸门同步电路进行复位，同时将两个通道的同步闸门信号的电平进行拉低，得到两个通道新的同步闸门信号；

FPGA对新的同步闸门信号电平进行时间计数及TDC内插补偿，得到两个同步闸门信号的宽度数据；

将两路同步闸门信号进行减法运算后得到两个被测信号的时间间隔数据；同时利用第一同步闸门信号电平对输入信号进行事件计数，得到输入信号在第一同步闸门信号电平高期间的周期个数N，利用第一同步闸门信号电平的宽度数据除以N得到信号的周期值；

利用公式

得到两个被测信号间的相位信息。

可选地，所述电平转换电路采用ADCMP582BCPZ芯片，将输入信号转化为PECL电平信号。

可选地，所述闸门同步电路利用带复位端的D触发器，将转换为PECL电平的输入信号与原始闸门信号进行同步。

本发明还提出了一种相位测量方法，两个被测信号分别进入到各自通道同时进行时间间隔测量及周期测量，进而完成相位测量；

首先，通过电平转换电路将被测信号转化为PECL电平信号；

然后，利用闸门同步电路对被测信号的上升沿进行同步提取，提取出两个同步闸门信号；

同步后的同步闸门信号均输入到FPGA中，FPGA实时检测两路闸门信号的电平，当检测到两路同步闸门信号均为高电平时，启动计数单元，以第一同步闸门信号作为计数器的使能信号，对输入信号进行计数；