[发明专利]半导体器件及其制造方法

说明书

本公开涉及半导体器件及其制造方法，用于实现半导体器件的可靠性的改进。在存储单元区域中，设置多个鳍，它们是半导体衬底的一部分，沿着半导体衬底的主面在x方向上延伸并且沿着半导体衬底的主面在垂直于x方向的y方向上彼此间隔。在y方向上彼此邻近的鳍之间，隔离区域的上表面的一部分所处的位置高于通过将隔离区域的上表面与一个鳍的侧壁接触的位置连接至隔离区域的上表面与另一个鳍的侧壁接触的位置所得到的表面的位置。在沿着y方向的截面中，隔离区域的上表面具有突出形状。

相关申请的交叉参考

2016年7月8日提交的日本专利申请第2016-135766号的包括说明书、附图和摘要的公开结合于此作为参考。

技术领域

本发明涉及一种半导体器件及其制造方法，并且可适当地用于具有由鳍形半导体部分形成的鳍形晶体管(FINFET：鳍式场效应晶体管)的半导体器件及其制造。

背景技术

例如，美国专利申请公开第2015/0270401号(专利文献1)描述了一种FINFET，其沟道区域由至少两种不同类型的半导体材料形成。

此外，美国专利申请公开第2014/0346612号(专利文献2)描述了通过热氧化、等离子体氧化或氧离子注入形成将多个鳍彼此隔离的隔离区域的技术。隔离区域的上表面具有突出形状。

[现有技术文献]

[相关专利文献]

[专利文献1]

美国专利申请公开第2015/0270401号

[专利文献2]

美国专利申请公开第2014/0346612号

发明内容

关于16nm节点设计之外的具有鳍形沟道的分裂栅极存储单元，减小了彼此邻近的存储单元之间的距离，并且存在电荷通过存储单元之间连续的捕获绝缘膜(电荷存储膜或电荷保持膜)的扩散影响存储单元的可靠性的问题。

本发明的其他问题和新颖特征将根据本说明书和附图中的叙述而变得明显。

根据一个实施例的一种半导体器件设置有多个鳍，它们是半导体衬底的沿着半导体衬底的主面在第一方向上延伸的部分并且沿着半导体衬底的主面在垂直于第一方向的第二方向上彼此间隔。在第二方向上彼此邻近的鳍之间，隔离区域的上表面的一部分处于高于一表面的位置，该表面通过将隔离区域的上表面的与一个鳍的侧壁接触的位置连接至隔离区域的上表面的与另一个鳍的侧壁接触的位置来获得。在沿着第二方向的截面中，隔离区域的上表面具有突出形状。

根据该实施例的半导体器件的制造方法包括以下步骤：在半导体衬底的主面之上形成氮化物膜，以及顺序地处理氮化物膜和半导体衬底以形成多个沟槽，并由此形成多个突出部分，该多个突出部分由半导体衬底的沿着半导体衬底的主面在第一方向上延伸的多个部分制成并且沿着半导体衬底的主面在垂直于第一方向的第二方向上彼此间隔。半导体器件的制造方法还包括以下步骤：在半导体衬底的主面之上沉积氧化膜，使得氧化膜嵌入到沟槽中；平坦化氧化膜的上表面和氮化物膜的上表面；去除氮化物膜；以及执行各向同性干蚀刻以凹陷氧化膜的上表面和侧表面，并且从氧化膜的上表面露出突出部分的对应上表面和侧壁。在第二方向上彼此邻近的突出部分之间，氧化膜的上表面的一部分处于高于一表面的位置，该表面通过将氧化膜的上表面的与一个突出部分的侧壁接触的位置连接至氧化膜的上表面的与另一个突出部分的侧壁接触的位置来获得。在沿着第二方向的截面中，氧化膜的上表面形成为突出形状。

根据该实施例，可以提高半导体器件的可靠性。

附图说明

图1是示出根据实施例1的半导体器件中的存储单元区域的平面图；

图2是示出根据实施例1的半导体器件中的逻辑区域的平面图；