[发明专利]一种半导体器件及制造方法

说明书

技术领域

本发明涉及半导体领域，特别是涉及一种半导体器件及制造方法。

背景技术

肖特基二极管作为功率整流装置广泛应用于开关电源和其他要求高速功率开关设备中。相比PN结型二极管，肖特基二极管具有较低的导通压降，并且由于其是单极载流子器件，具有较快的开关频率，因此肖特基二极管在低电压、高频应用范围具有很大的优势。

由于肖特基二极管自身的势垒降低效应，肖特基在高压时会产生较大的漏电流，这是限制肖特基二极管在高压领域应用的主要原因。近年来随着TMBS(沟槽栅肖特基二极管)的成功市场化，肖特基电压应用范围已经可以达到300V，相比平面栅肖特基二极管，沟槽栅结构有效的抑制了肖特基的表面势垒降低效应，降低了器件漏电流。但同时由于沟槽结构的引入，当器件承担反向耐压时，器件峰值电场由硅表面转移到沟槽底部拐角位置，沟槽拐角处在强电场下碰撞电离产生的热载流子一部分会进入氧化层，在栅氧化层中产生界面陷阱和体陷阱，从而造成器件的特性退化。

如何获得高可靠性能的沟槽栅肖特基二极管，而对器件其他特性影响较小，这是近年来半导体器件技术领域一直迫切解决的问题。

发明内容

为了克服上述缺陷，本发明要解决的技术问题是提供一种半导体器件及制造方法，用以解决现有沟槽栅肖特基二极管可靠性低的问题。

为解决上述技术问题，本发明中的一种半导体器件，包括具有P型埋层的N型漂移区和沟槽结构；所述沟槽结构设置在所述N型漂移区的端部；所述P型埋层位于任意相邻两个沟槽之间。

可选地，所述器件还包括栅氧化层；所述沟槽结构与所述N型漂移区之间由所述栅氧化层隔离。

具体地，所述器件还包括金属电极；所述金属电极设置在所述沟槽结构和所述所述N型漂移区的端部；所述金属电极6与所述N型漂移区形成肖特基接触。

可选地，所述P型埋层的掺入杂质为硼。

具体地，所述P型埋层中硼注入剂量由所述N型漂移区的电阻率确定。

具体地，所述P型埋层中硼注入剂量在1E12-1E15cm^-2之间。

可选地，任意相邻两个沟槽间的中心线穿过所对应的P型埋层。

可选地，所述器件还包括N型晶向衬底；所述N型漂移区生长在所述N型晶向衬底；所述N型晶向衬底的掺杂浓度大于所述N型漂移区的掺杂浓度。

为解决上述技术问题，本发明中如上所述半导体器件的制造方法，包括：

按照预设的第一外延工艺，在选取的N型晶向衬底生长N型漂移区；

在所述N型漂移区进行P型埋层注入；

按照预设的第二外延工艺，基于预设顺序淀积氧化层、刻蚀沟槽栅结构、生长栅氧化层、多晶硅淀积和反刻，从而形成所述半导体器件。

可选地，所述P型埋层掺入的杂质为硼；所述硼注入剂量在1E12-1E15cm^-2之间，离子注入能量在30KEV-80KEV之间。

本发明有益效果如下：

本发明中的半导体器件及制造方法，可以显著改善器件可靠性能。当器件处于反向阻断状态时，由于P型埋层的引入，使得器件击穿点由沟槽底部转移到P型埋层处，有效防止沟槽底部击穿时产生的热载流子进入栅氧化层，进而提高器件的可靠性。

附图说明

图1是本发明实施例中一种半导体器件的结构示意图；

图2是本发明实施例中半导体器件击穿时电场分布示意图；

图3是本发明实施例中现有沟槽栅肖特基二极管击穿时电流分布图；

图4是本发明实施例中半导体器件击穿时电流分布图。

具体实施方式

为了解决现有技术的问题，本发明提供了一种半导体器件及制造方法，以下结合附图以及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不限定本发明。

为了获得高可靠性的沟槽栅肖特基二极管(即本发明中的半导体器件)，本发明提出了一种具有P型埋层(例如高掺杂P型埋层)结构的沟槽栅肖特基二极管，在器件处于反向阻断状态下，可以有效的降低沟槽栅底部拐角处电场强度，减少热载流子注入栅氧化层，防止器件失效。

基于此，如图1所示，本发明实施例提供一种半导体器件(例如本发明中的沟槽栅肖特基二极管)，所述器件包括具有P型埋层(例如高掺杂P型埋层)3的N型漂移区2和沟槽结构(例如图中51和52)；所述N型漂移区2的端部设置所述沟槽结构；所述P型埋层3位于任意相邻两个沟槽(例如图中51和52)之间。