[发明专利]改进排布方式的金属键合点阵列和具该阵列的半导体器件

说明书

本发明公开一种改进排布方式的金属键合点阵列的半导体器件,由顶层为介质层和金属键合点的两片硅片混合键合组成，所述金属键合点形成节距相同的阵列均匀分布于所述硅片表面；混合键合时，两片硅片面面相对，上下堆叠，各硅片阵列内的金属键合点一一对应，彼此接触，其特征在于，所述每个硅片的阵列内金属键合点大小不一，在介质层表面交错地间隔排布，键合的两硅片之间的阵列排布彼此对应两硅片之间键合点大小对应排布。本发明充分利用现有键合设备，避免小节距情况下，因套准偏差造成硅片间互连电阻的不均匀分布，提高键合工艺可控性。

技术领域

本发明涉及集成电路制造领域，特别涉及一种用于硅片混合键合的金属键合点阵列和具有该金属键合点阵列的半导体器件。

背景技术

随着集成电路产业的发展，对芯片功能、集成度、速度和功耗等各方面的要求越来越高，业界为此不断开发三维互连技术，通过将两个及多个芯片集成在一起的方式来满足需求。其中，在芯片间直接实现互连的芯片堆叠技术，与三维封装技术相比：可以显著缩小产品尺寸、扩展产品功能(容量)、提升产品性能，是一种更先进的芯片集成方式。目前该技术已在背照式CMOS 图像传感器、高端DRAM存储器等产品中使用。

混合键合是一种新兴的芯片堆叠技术，可以实现2片硅片的物理粘连并通过同时实现电连接，与其它技术相比具有一些明显优势，包括：

可以直接实现硅片-硅片键合，与芯片-芯片以及芯片-硅片键合相比较，生产效率最高；

可以实现更小的键合点节距(相邻的键合点中心的间距)，目前已达到最小6微米，并具备进一步微缩的能力，而其它堆叠互连技术比如微型焊料凸点(Micro SolderBumping)，其最小节距则在10微米以上。

鉴于上述优势，混合键合已成为现有技术中最具实用价值和应用潜力的高集成度硅片键合技术，目前其主要实现方法如下：

如图1所示，A和B为待键合的2片硅片，其顶层均包括介质层1和开口于介质层表面的金属键合点阵列2，2片硅片上的金属键合点大小、排布相同：键合点边长为a，键合点间距为b、键合点节距为c，且排列位置一一对应。

如图2所示，理想状态的混合键合为，硅片A面朝下，硅片B面朝上，上下堆叠，在键合设备内通过表面处理、对准、物理接触等步骤实现硅片A/B 顶层表面介质层的键合，使2片硅片物理粘连；再通过退火等工艺，实现顶层金属键合点的金属键合，2片硅片实现电连接。

由此可见，硅片表面平整度是实现理想混合键合的关键因素。为此，在键合前，工艺上对顶层金属一般进行化学机械抛光CMP工艺，同时设计上采用金属键合点均匀排布的方式。然后，再根据电路连接的实际需要，部分金属键合点与上/下层金属连接d；部分不连接，如e，仅仅作为CMP的dummy pad 起到均匀排布提高CMP均匀性，优化硅片表面平整度的作用。

对于混合键合技术，制约其进一步微缩的关键因素是键合设备的套准精度。以现有技术能达到的最好套准精度3sigma≤0.2微米为例。

如图3所示，左边为键合存在套准偏差时，上下堆叠的硅片A和B中金属键合点的对准透视图，右边为键合存在套准偏差时金属键合点连接的截面图。

当金属键合点的边长a为1.5微米,金属键合点节距b为3微米，金属键合点间距c为1.5微米时,理想的键合接触面积a²为1.5*1.5＝2.25微米^2。在套准偏差为0.2微米的极端情况下，实际的键合接触面积为(a-套准偏差)²为1.3*1.3＝1.69微米^2，约为理想值的75％，减少了25％；