[发明专利]无外接电容的低压差线性稳压电路

说明书

本发明公开了一种无外接电容的低压差线性稳压电路，包括：NMOS管，NMOS管的源极作为稳压电路的输出端；旁路电容；反馈电路，反馈电路用于对稳压电路的输出电压进行反馈以输出第一反馈电压和第二反馈电压；比较电路，比较电路用于对第一反馈电压与参考电压进行比较以输出第一比较信号，并对第二反馈电压与参考电压端提供的参考电压进行比较以通过第二输出端输出第二比较信号；充放电电路，充放电电路用于根据第一比较信号和第二比较信号对旁路电容进行充放电以调节第一节点提供的栅极驱动电压，以通过对NMOS管进行控制使稳压电路的输出电压保持在预设电压区间。该稳压电路能够有效抑制输出波动和电源噪声，稳定性好，且反应灵敏。

技术领域

本发明涉及低压差线性稳压技术领域，具体涉及一种无外接电容的低压差线性稳压电路。

背景技术

随着数字逻辑供电电压的降低，LDO(Low Dropout Regulator，低压差线性稳压器)被广泛集成于各种MCU(Micro-Control Unit，微控制单元)、DSP(Digital SignalProcessing，数字信号处理)等数字逻辑芯片。

图1为一传统LDO的结构示意图。如图1所示，LDO依靠输出端外接电容C的等效串联电阻ESR为系统补偿一个左半平面零点，以保持系统的稳定。这要求应用工程师需选用具有特定ESR值范围的外接电容C，由此会提高应用的复杂度和应用成本，而且这个外接电容C会占用一定的PCB板空间，使产品的体积受到限制。

随着产品的发展，越来越多应用场景和客户要求LDO无需外接电容。相关技术中，公开了LDO如何利用环路、负载的电容等特性维持环路的稳定性和瞬态特性。但其都有以下两点共通性：

1、功率MOS器件采用PMOS。集成PMOS器件不可避免与地有寄生电容，输入电源波动特别是有高幅值浪涌时，PMOS的栅源电压Vgs稳定性非常差，这直接导致输出电压Vout纹波增大，可能导致数字电路系统紊乱。

2、依靠运放反馈调节Vout电压维持稳定。运放和反馈环路速度受限，如有负载突变，功率PMOS的控制电压不可能完全跟上驱动需求，势必导致输出纹波增大，这也可能导致数字电路系统紊乱。

理论上，仔细评估内在、外在条件，不难设计一款环路稳定、正常条件能使数字电路系统稳定工作的LDO。但是，实际上，不可能把所有外在、内在条件全部考虑清楚，难免会有疏忽，这些疏忽可能导致LDO的输出纹波增大，甚至振荡。而LDO的输出纹波将直接影响数字电路工作的稳定性，如果产品对稳定性要求极高，这些细微的疏忽将会产生致命的影响。

发明内容

本发明旨在至少在一定程度上解决上述技术中的技术问题之一。为此，本发明的目的在于提出一种无外接电容的低压差线性稳压电路。该低压差线性稳压电路能够使输出电压保持在预设电压区间，同时能够有效抑制输出波动和电源噪声，稳定性好，且反应灵敏。