[发明专利]一种用于LDO的缓冲电路

说明书

本发明属于集成电路技术领域，涉及一种用于LDO的缓冲电路。相对于传统的LDO电路，本发明的方案中增加了缓冲电路；该缓冲电路可以增大误差放大器的驱动能力使LDO的瞬态响应得到极大改善；此外，由于缓冲电路是由源极跟随器组成，源极跟随器具有极低的输出电阻，因此可以误差放大器输出端产生的极点P3推到更高的频率上，使其不对电路的稳定性造成影响；更为重要的是该电路通过电路结构的设计减小了缓冲器的静态电流，这对LDO电路整体功耗的降低是有非常重要的意义的。

技术领域

本发明属于集成电路技术领域，涉及一种用于LDO的缓冲电路。

背景技术

在LDO集成电路芯片中，电路中的调整管要求通过大电流，因此其尺寸一般较大。从而造成该调整管的输入电容较大。在LDO反馈环路中，输出电压反馈信号输入误差放大器然后驱动调整管。该误差放大器由于功耗限制，因此其驱动电流有限。这种情况会导致电路的瞬态响应变差。此外，由于误差放大器的大输出电容和大输出电阻导致误差放大器输出极点偏小。该极点一般是第三极点P3会使电路的稳定性恶化。目前的解决方案一般是在误差放大器的输出端加一级缓冲放大器。该缓冲放大器可以增大误差放大器的驱动能力使LDO的瞬态响应变好。此外，由于缓冲放大器的低输出电阻，因此可以把极点P3推到更高的频率上，使其不对电路的稳定性造成影响。但是一般的缓冲器放大器的功耗太大，效率不高。

发明内容

本发明的目的是为了解决现有的LDO的缓冲放大器的功耗太大，或电路结构过于复杂造成电路面积太大引起的问题。从而提出了一种简洁高效率的LDO缓冲放大器。

本发明技术方案如下：

一种用于LDO的缓冲电路，其特征在于，所述缓冲电路连接在LDO的误差放大器和调整管之间，所述缓冲电路用于增大误差放大器的驱动能力；所述缓冲电路由第一PMOS管MP1、第二PMOS管MP2、第一NPN管T1、第一NMOS管MN1和第二NMOS管MN2构成；其中，

第一NPN管T1的集电极接LDO的输入电压，其基极接LDO误差放大器的输出信号VE，第一NPN管T1的发射极连接第一NMOS管MN1的漏极和第二PMOS管MP2的栅极；第一PMOS管MP1的栅极接偏置电压，其源极接LDO的输入电压，第一PMOS管MP1的漏极连接第一NMOS管MN1的栅极、第二NMOS管MN2的栅极、第二PMOS管MP2的漏极和第二NMOS管MN2的漏极；第一PMOS管的衬底接LDO的输入电压，第二PMOS管MP2的栅极连接第一NPN晶体管T1的发射极，第二PMOS管MP2的源级和衬底连接LDO的输入电压；第一NMOS管MN1的漏极接第一NPN管T1的发射极；第一NMOS管MN1的源极和衬底连接VSS；第二NMOS管MN2的源极和衬底连接电源VSS；第一NPN管T1发射极、第一NMOS管MN1漏极和第二PMOS管MP2栅极的连接点为缓冲电路的输出端，接调整管的栅极。

本发明的有益效果为，相对于传统的LDO电路，本发明的方案中增加了缓冲电路；该缓冲电路可以增大误差放大器的驱动能力使LDO的瞬态响应得到极大改善；此外，由于缓冲电路是由源极跟随器组成，源极跟随器具有极低的输出电阻，因此可以误差放大器输出端产生的极点P3推到更高的频率上，使其不对电路的稳定性造成影响；更为重要的是该电路通过电路结构的设计减小了缓冲器的静态电流，这对LDO电路整体功耗的降低是有非常重要的意义的。

附图说明

图1为LDO的整体电路框图；

图2为本发明的缓冲电路的结构示意图。

具体实施方式

下面结合附图对本发明进行详细的描述