[发明专利]多核处理器访存数据检测验证系统及方法

说明书

本发明提供一种多核处理器访存数据检测验证系统及方法。所述系统包括访存指令执行模拟器、存储器仿真模型、流水线监控器、指令访问存储器监控器、访存指令缓存器、模式选择器和比较器，所述访存指令执行模拟器，用于采集被发送到待验证设计中的访存指令，对所述访存指令进行模拟，发出对所述存储器仿真模型的读写请求，接收所述存储器仿真模型反馈的仿真结果，当所述流水线监控器监控到待验证设计中访存指令执行完成时，将所述仿真结果发送至比较器；所述比较器，用于对待验证设计的执行结果和所述访存指令执行模拟器发送的仿真结果进行比较。本发明能够实现多核处理器访存数据检测验证的准确检测和错误定位，提高验证效率。

技术领域

本发明涉及CPU设计技术领域，尤其涉及一种多核处理器访存数据检测验证系统及方法。

背景技术

访存单元的验证工作在CPU(Central Processing Unit，中央处理器)设计中非常关键并贯穿于整个设计过程中。访存单元实现的功能越多，电路的集成复杂度就越高，验证工作的复杂度和工作量也就越大。

对于单核处理器的访问存储模型，对内存单元的读操作就是读取最近一次对内存单元写操作所写入的值，因此写操作的值唯一确定了此后对同一单元读操作的结果。目前对单核处理器进行验证的仿真方法，通常采用验证向量在参考模型中得出的执行结果，与实际RTL(Register Transfer Level，寄存器传输级)的执行结果进行比较，从而判断出对错。由于单核处理器环境下的串行程序每次运行的结果具有唯一确定性，因此单核处理的验证相对简单顺利。

随着工艺和应用的不断发展，多核处理器结构越来越适应当前对高性能处理器的发展需求。多核对单核Cache(高速缓存)、处理速度、带宽等存储资源的竞争使得对访存单元的要求也就越来越高。对于多核处理器共享存储系统来说，多核处理器核可以对同一存储单元同时进行读写操作，这就意味着多核处理器共享存储访存事件发生顺序及其结果可以不唯一，这就使得对多核处理器共享存储系统的设计和验证工作都会非常复杂。访存单元执行的正确性由存储一致性模型确定，存储一致性模型作为多核处理器的硬件与软件、操作系统与应用程序的接口，详细规定了共享存储系统中访存事件之间的顺序要求，保证系统的正确性。

学术界对多个处理器的访存验证做了大量的研究，但也只能说明多核处理器存储一致性设计符合存储一致性模型，而符合存储一致性模型情况下的多核处理器访存次序及结果仍可以不唯一，当访存指令与并行程序中更多复杂指令随机组合在一起时，这种访存结果的不唯一性会使得多核处理器执行随机仿真验证时指令执行结果的正确性很难判断。目前验证多核处理器常用的方法是采用随机验证方法对多核处理器系统进行访存一致性验证。随机验证方法是将用户约束和指令库相结合，通过随机生成引擎生成验证向量，生成的验证向量被分别送入指令级模拟器和待验证设计仿真环境中执行，并对执行结果进行比较，比较结果不一致时可以检测出处理器设计中的错误。对于多核处理器来说，当并行程序中访存指令与其它复杂指令随机组合在一起，访存结果的不唯一性会使得随机验证时结果比较环节很难完成，导致很难直接使用传统随机验证技术进行多核处理器仿真验证。目前验证多核处理器常用模式是：首先运用传统随机验证技术对多核处理器中每个处理器核进行验证，再针对连接各个处理器核的片上网络进行仿真验证，最后对多核处理器系统进行存储一致性验证。

上述多核处理器验证模式常常会出现设计错误逃逸现象，特别是当多核处理器存储一致性设计正确，多核交叉访存与其它指令混合执行会发生错误时，多核处理器验证常常无法准确检测和定位错误。

在实现本发明的过程中，发明人发现现有技术中至少存在如下技术问题：

当前多核处理器仿真验证中，访存结果的不唯一性会使得随机验证时结果比较环节很难完成，无法准确检测和定位错误，验证效率不高。

发明内容

本发明提供的多核处理器访存数据检测验证系统及方法，能够实现多核处理器访存数据检测验证的准确检测和错误定位，提高验证效率。