[发明专利]去噪电路

说明书

技术领域

本发明有关于一种去噪电路，更具体地，是关于一种噪声衰减电路的电路结构，用于减少积分器电路产生的噪声。

背景技术

当前，大多数消费者产品采用了芯片上系统(system-on-chip，SoC)技术。芯片上系统是一种集成电路，其在一个芯片内集成了计算机或其他电子系统的所有组件。芯片上系统可包含数字信号，模拟信号，混合信号，以及通常包含射频功能，这些功能都集成到单个芯片基板上。SoC因其低功耗低成本的特点在移动电子市场应用非常普遍。

可是，因为所有电路都彼此靠近安放，一个电路产生的噪声会成为其他电路的干扰。

图1显示一个示例的SoC结构。如图1所示，电路101与102集成在同一个管芯基板上。当电路101工作时，不想要的噪声会产生并通过电路中的寄生电容或电感耦接到电路102。由电路101产生的噪声成为电路102的噪声。这样，电路101就成为加害者电路(aggressor circuit)而电路102就成为受害者电路(victim circuit)。

为了降低加害者电路产生的噪声，本申请提出一种新型去噪电路。

发明内容

因此，本发明为了降低加害者电路产生的噪声，特提出一种新的去噪电路。

本发明提供一种去噪电路，包含：功能性电路，提供既定功能；以及阻性设备，耦接在供电电源与该功能性电路之间，以在该供电电源供应电源给该功能性电路的电源供应路径上提供阻抗，其中该阻抗是可调的。

本发明另提供一种去噪电路，包含：功能性电路，提供既定功能；阻性设备，耦接在供电电源与该功能性电路之间，以在该供电电源供应电源给该功能性电路的电源供应路径上提供阻抗，其中该阻抗是可调的；以及电容，其中该阻性设备与该电容形成低通滤波器，以滤去该供电电源产生的高频噪声。

本发明所提出的去噪电路能够消除加害者电路中的高频噪声。

本发明的这些及其他的目的对于本领域的技术人员来说，在阅读了下述优选实施例的详细说明以后是很容易理解和明白的，所述优选实施例通过多幅图予以揭示。

附图说明

图1显示一个示例的SoC结构。

图2显示根据本发明实施例的示例电路。

图3A显示总是上电域内的电路产生的噪声对射频信号处理电路230造成干扰的示意图。

图3B显示低电压域内的通过时钟树电路产生的噪声成为射频信号处理电路230的干扰的示意图。

图4A显示原始设计中给功能性电路的电源供应路径的示意图。

图4B显示根据本发明的实施例的功能性电路的供电路径的示意图。

图5显示根据本发明第一实施例的提出的具有噪声衰减电路的电路的示意图。

图6显示根据本发明实施例的电源开关的控制电路的示意图。

图7显示本发明第二实施例的提出的具有噪声衰减电路的电路的示意图。

图8显示根据本发明的实施例的晶体管的栅极区域的门栅的示意图。

具体实施方式

本说明书及权利要求书使用了某些词语代指特定的组件。本领域的技术人员可理解的是，制造商可能使用不同的名称代指同一组件。本文件不通过名字的差别，而通过功能的差别来区分组件。在以下的说明书和权利要求书中，词语“包括”是开放式的，因此其应理解为“包括，但不限于...”。

图2显示根据本发明的示例电路。根据本发明的实施例，电路200可以是电子装置内的SoC，电子装置可以是例如笔记本电脑，手机，移动游戏设备，移动多媒体播放器，全球定位系统(Global Positioning System，GPS)，接收器，或其他电子装置。电路200可包含多个功能性电路，每个可提供一个既定的功能，例如数字信号处理电路210，模拟信号处理电路220以及射频信号处理电路230。功能性电路都集成到同个管芯基板上。

数字信号处理电路210可包含多个硬件组件电路来执行数字信号处理。举例来说，数字信号处理电路210可以是中央处理单元(CPU)211，图像处理器单元(GPU)212，时钟产生器213，多媒体信号处理单元214，调制解调器215，通过时钟树(feed-through clock tree)216，或辅助电路217。

还需要注意的是，为了清楚解释本发明的概念，图2显示与发明相关的成分的简化结构示意图。因此，本发明并不限定于图2显示的内容。