[发明专利]半导体结构及其形成方法、鳍式场效应晶体管的形成方法有效
申请号: | 201710422132.7 | 申请日: | 2017-06-06 |
公开(公告)号: | CN109003899B | 公开(公告)日: | 2021-08-06 |
发明(设计)人: | 李勇 | 申请(专利权)人: | 中芯国际集成电路制造(北京)有限公司;中芯国际集成电路制造(上海)有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L29/78 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 吴敏 |
地址: | 100176 北京市*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 结构 及其 形成 方法 场效应 晶体管 | ||
1.一种半导体结构的形成方法,其特征在于,包括:
提供衬底,所述衬底上具有分立的鳍部、位于鳍部之间的隔离结构以及横跨所述鳍部的伪栅结构,所述隔离结构顶部低于所述鳍部顶部;
形成至少位于所述伪栅结构侧壁上的侧墙;
在所述隔离结构上形成牺牲层,形成所述牺牲层的步骤包括:形成牺牲材料层,所述牺牲材料层位于所述鳍部、所述隔离结构以及所述伪栅结构上;对所述牺牲材料层进行回流处理,以形成所述牺牲层;
形成所述牺牲层之后,在所述伪栅结构两侧的鳍部内形成第一凹槽。
2.如权利要求1所述的形成方法,其特征在于,所述牺牲层的材料为有机材料。
3.如权利要求2所述的形成方法,其特征在于,所述牺牲层为底部抗反射层或有机介电层。
4.如权利要求1所述的形成方法,其特征在于,通过旋涂的方式形成所述牺牲材料层。
5.如权利要求1所述的形成方法,其特征在于,所述回流处理的工艺温度在80℃到150℃范围内,处理时间在10min到30min范围内。
6.如权利要求2所述的形成方法,其特征在于,所述牺牲层的厚度在5nm到50nm范围内。
7.如权利要求1所述的形成方法,其特征在于,所述衬底包括用于形成P型器件的PMOS区域;
形成所述第一凹槽的步骤包括:在所述PMOS区域伪栅结构两侧的鳍部内形成第一凹槽。
8.如权利要求7所述的形成方法,其特征在于,所述形成方法还包括:形成所述侧墙之后,形成所述第一凹槽之前,形成P区掩膜层,所述P区掩膜层位于所述PMOS区域中所述鳍部和所述伪栅结构上;
形成所述P区掩膜层之后,形成所述第一凹槽之前,形成所述牺牲层。
9.一种半导体结构,其特征在于,包括:
衬底;
鳍部,分立的位于所述衬底上;
隔离结构,位于所述鳍部露出的衬底上;
伪栅结构,位于所述鳍部上且横跨所述鳍部,覆盖所述鳍部部分顶部和部分侧壁;
侧墙,至少位于所述伪栅结构的侧壁上;
牺牲层,位于所述隔离结构上,形成所述牺牲层的过程包括回流处理;第一凹槽,位于在所述伪栅结构两侧的鳍部内。
10.如权利要求9所述的半导体结构,其特征在于,所述牺牲层的材料为有机材料。
11.如权利要求10所述的半导体结构,其特征在于,所述牺牲层为底部抗反射层或有机介电层。
12.如权利要求10所述的半导体结构,其特征在于,所述牺牲层的厚度在5nm到50nm范围内。
13.如权利要求11所述的半导体结构,其特征在于,所述衬底包括具有P型外延层的PMOS区域;
所述第一凹槽位于所述PMOS区域伪栅结构两侧的鳍部内。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(北京)有限公司;中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(北京)有限公司;中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710422132.7/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造