[发明专利]一种芯片启动方法和一种FLASH芯片

权利要求书

1.一种芯片启动方法，其特征在于，所述方法应用于包括至少一个快速基准电路、带隙基准电路、缓冲器、至少一个电荷泵和存储阵列的FLASH芯片，其中，所述至少一个快速基准电路与所述带隙基准电路并联，所述至少一个快速基准电路和所述带隙基准电路所组成的并联电路按序与所述缓冲器、所述至少一个电荷泵和所述存储阵列串联，所述方法包括：

当电源电压输入时，通过与所述电源电压对应的所述快速基准电路输出初始参考电压，以及通过所述带隙基准电路输出基准电压；其中，所述快速基准电路输出所述初始参考电压所用的时间小于所述带隙基准电路输出所述基准电压所用的时间，所述初始参考电压随所述电源电压的大小相应发生变化；

当所述快速基准电路包括多个时，根据所述电源电压的类型，通过快速基准电路选择开关，接通电源与对应所述电源电压的快速基准电路之间的通路，所述电源与其他不对应所述电源电压的快速基准电路之间的通路处于断开状态；

将所述初始参考电压输入所述缓冲器，以启动所述缓冲器，并通过所述缓冲器按序启动所述至少一个电荷泵和存储阵列；

当所述带隙基准电路输出所述基准电压后，将输入给所述缓冲器的初始参考电压切换为所述基准电压。

2.根据权利要求1所述的方法，其特征在于，所述将所述初始参考电压输入所述缓冲器，以启动所述缓冲器，并通过所述缓冲器按序启动所述至少一个电荷泵和存储阵列之前，还包括：

由所述初始参考电压触发的使能信号闭合第一开关；所述第一开关两端分别连接所述快速基准电路和所述缓冲器。

3.根据权利要求2所述的方法，其特征在于，所述当所述带隙基准电路输出所述基准电压后，将输入给所述缓冲器的初始参考电压切换为所述基准电压，包括：

当所述带隙基准电路输出所述基准电压后，由所述基准电压触发的使能信号闭合第二开关，并根据所述第二开关与所述第一开关的联动机制断开所述第一开关；所述第二开关两端分别连接所述带隙基准电路和所述缓冲器。

4.根据权利要求1所述的方法，其特征在于，所述快速基准电路包括：P型MOS场效应管、至少一个第一电阻、至少一个第二电阻、N型MOS场效应管和电容器，其中，所述P型MOS场效应管、所述至少一个第一电阻、所述至少一个第二电阻和所述N型MOS场效应管依次串联，所述N型MOS场效应管接地线，所述电容器与所述至少一个第二电阻和所述N型MOS场效应管所组成的串联电路并联，所述通过所述快速基准电路输出初始参考电压，包括：

通过所述P型MOS场效应管接收所述电源电压，并通过所述至少一个第一电阻、所述至少一个第二电阻、所述N型MOS场效应管和所述电容器，从所述至少一个第一电阻与所述至少一个第二电阻之间输出初始参考电压。

5.根据权利要求1所述的方法，其特征在于，所述初始参考电压与基准电压的误差在设定阈值范围内。

6.根据权利要求5所述的方法，其特征在于，所述设定阈值范围为0至所述基准电压的0.1倍。

7.一种FLASH芯片，其特征在于，所述FLASH芯片包括：快速基准电路、带隙基准电路、缓冲器、至少一个电荷泵、存储阵列和开关模块；其中，所述快速基准电路与所述带隙基准电路并联，所述快速基准电路和所述带隙基准电路所组成的并联电路按序与所述缓冲器、所述至少一个电荷泵和所述存储阵列串联；

所述快速基准电路，用于当电源电压输入时输出初始参考电压；

所述带隙基准电路，用于当所述电源电压输入时输出基准电压；

其中，所述快速基准电路输出所述初始参考电压所用的时间小于所述带隙基准电路输出所述基准电压所用的时间，所述初始参考电压随所述电源电压的大小相应发生变化；

当所述快速基准电路包括多个时，根据所述电源电压的类型，通过快速基准电路选择开关，接通电源与对应所述电源电压的快速基准电路之间的通路，所述电源与其他不对应所述电源电压的快速基准电路之间的通路处于断开状态；

所述缓冲器，用于接收所述初始参考电压进行启动，并按序启动所述至少一个电荷泵和存储阵列；

所述开关模块，用于当输出所述基准电压后，将输入给所述缓冲器的初始参考电压切换为所述基准电压。

8.根据权利要求7所述的FLASH芯片，其特征在于，所述开关模块包括第一开关和第二开关，所述第一开关两端分别连接所述快速基准电路和所述缓冲器，所述第二开关两端分别连接所述带隙基准电路和所述缓冲器。