[发明专利]一种毫米波高速分频器

权利要求书

1.一种毫米波高速分频器，其特征在于：包括顺次连接的第一D触发器、第二D触发器、第三D触发器和第四D触发器，所述第一D触发器的输出端串接第二D触发器的输入端，所述第二D触发器的输出端串接第三D触发器的输入端，所述第三D触发器的输出端串接第四D触发器的输入端，所述第四D触发器的输出端串接第一D触发器的输入端；所述第一D触发器、第二D触发器、第三D触发器和第四D触发器内部电路结构均包括信号注入部分和信号传输部分，所述第一D触发器、第二D触发器、第三D触发器和第四D触发器均连接有时钟信号clk和时钟信号clkb；

所述信号注入部分由NMOS管Mn1、PMOS管Mp1和PMOS管Mp2组成；所述信号传输部分由NMOS管Mn2和NMOS管Mn3组成；

NMOS管Mn1的源端连接VSS，NMOS管Mn1的漏端分别连接NMOS管Mn2和NMOS管Mn3的源端，NMOS管Mn2的漏端连接PMOS管Mp1的漏端，NMOS管Mn3的漏端连接PMOS管Mp2的漏端，PMOS管Mp1和PMOS管Mp2的源端共同连接VDD；

时钟信号通过clkinn连接NMOS管Mn1的栅端，时钟信号通过clkinp连接PMOS管Mp1和PMOS管Mp2的栅端实现注入功能；输入信号通过INP连接NMOS管Mn2的栅端、通过INN连接NMOS管Mn3的栅端，通过NMOS管Mn2和NMOS管Mn3的漏端OUTP和OUTN输出，实现数据传输功能；

所述时钟信号clk分别连接有第一D触发器的clkinn端口、第二 D触发器的clkinp端口、第三D触发器的clkinn端口、第四D触发器的clkinp端口；所述的时钟信号clkb分别连接有第一D触发器的clkinp端口、第二D触发器的clkinn端口、第三D触发器的clkinp端口、第四D触发器的clkinn端口。

2.根据权利要求1所述的一种毫米波高速分频器，其特征在于：所述第四D触发器的输出端信VOUTP和VOUTN，不仅连接第一D触发器的输入端，而且作为整个毫米波高速分频器的输出，驱动后级电路。

3.根据权利要求1所述的一种毫米波高速分频器，其特征在于：所述第一D触发器、第二D触发器、第三D触发器和第四D触发器内部电路结构相同。