[发明专利]存储器宏和半导体集成电路器件

说明书

本发明涉及存储器宏和半导体集成电路器件。提供了一种存储器宏，该存储器宏允许检测用于输入的地址信号的获取电路中的故障。存储器宏包括地址输入端子、时钟输入端子、存储器阵列和控制单元。控制单元包括暂时存储器电路，该暂时存储器电路与从时钟输入端子输入的输入时钟信号同步地获取输入到地址输入端子的输入地址信号，并且输出输入地址信号作为内部地址信号。存储器宏还包括内部地址输出端子，所述部地址输出端子输出用于与输入地址信号进行比较的内部地址信号。

相关申请的交叉引用

包括说明书、附图和摘要于2016年6月6日提交的日本专利申请No.2006-112442的公开内容通过引用整体并入本文。

技术领域

本发明涉及一种存储器宏和使用存储器宏的半导体集成电路器件(LSI：大规模集成电路)，并且具体地说，涉及一种有利地用于地址选择电路的故障检测的存储器宏和半导体集成电路器件。

背景技术

在关于汽车电气和电子组件的功能安全的国际标准(例如，ISO26262)中，除了对数据侧的故障检测之外，已经开始要求对诸如SRAM(静态随机存取存储器)等的存储器进行地址选择操作中的故障检测。虽然通过使用错误检测(ECC：纠错码)已经能够远程实时故障检测，但是当地址选择发生故障时，难以检测到故障。

在日本未审查专利申请公开No.2007-257791中，公开了一种具有冗余功能的半导体存储器件，该冗余功能通过改变ECC存储器的构造由ECC存储器来提供。在存储器中存在缺陷位的地址预先被检测到，该数据被存储为缺陷地址信息，并且当实际访问存储器时，通过将输入的地址信号与所存储的缺陷地址信息进行比较并且替换缺陷地址的相关冗余位的缺陷位而采用了解决措施。

发明内容

作为对在日本未审查专利申请公开No.2007-257791中公开的半导体存储器件的本发明的发明人等进行研究的结果，发现存在以下要解决的新问题。

在具有添加诸如日本未审查专利申请公开No.2007-257791中公开的存储器等的ECC电路的存储器中检测数据侧电路中的故障。此外，在非选择、多重选择等的情况下，即使在地址选择电路中发生故障的情况下，故障被视为数据侧的错误，并且因此在某种程度上检测到故障。

然而，当在获取输入的地址信号的电路中发生故障时，即使在其中地址选择已经被错误地执行的情况下，也难以将错误的地址选择检测为数据错误，因此难以检测作为故障的错误的地址选择。

在下文中，将描述解决上述缺陷的措施，从本说明书和附图的描述中，本发明的将要解决的其它问题和新颖特征将是显而易见的。

根据本发明的一个实施例，提供一种存储器宏，该存储器宏包括地址输入端子、时钟输入端子、存储器阵列和控制单元，并且该存储器宏被构造如下。控制单元包括暂时存储器电路，该暂时存储器电路与从时钟输入端子输入的输入时钟信号同步地获取输入到地址输入端子中的输入地址信号，并且输出所获取的输入地址信号作为内部地址信号。存储器宏还包括内部地址输出端子，该内部地址输出端子输出用于与输入地址信号进行比较的内部地址信号。

根据本发明的另一实施例，提供一种包括上述存储器宏的半导体集成电路器件。

下面将会简要描述通过根据上述实施例的存储器宏和半导体集成电路器件获得的有益效果。

也就是说，能够检测获取输入的地址信号的电路中的故障。

附图说明

图1是图示根据本发明的每个实施例的存储器宏的一个构造示例的框图。

图2是图示存储器单元的一个构造示例的电路图。

图3是示意性地图示正在加载存储器宏的半导体集成电路器件的一个构造示例的框图。

图4是图示根据本发明的第一实施例的存储器宏的一个构造示例的框图。