[发明专利]一种高分辨率图像融合处理电路

说明书

技术领域

本发明涉及一种高分辨率图像融合处理电路，属于图像处理技术领域。

背景技术

可见光图像是反射图像，高频成分多，在一定照度下能反映场景的细节；红外图像是辐射图像，灰度由目标与背景的温差决定，不能反映真实的场景。单独使用可见光图像或红外图像均存在不足之处，对于这两种具有互补性的图像，图像融合技术能够有效地综合和发掘它们的特征信息，增强场景理解，突出目标，有利于在隐藏、伪装和迷惑的情况下更快、更精确地探测目标。随着可见光图像与红外图像的融合技术的发展，融合技术已经达到了实用化水平，但目前市面上已知的图像融合实时处理平台主要基于PAL制式模拟视频的处理。

近年来，高分辨率CCD及红外机芯的成功研制，市场对高分辨率的实时数字融合处理系统的需求增加。现有图像融合处理电路主要有DSP+FPGA与FPGA两种架构。主要对PAL制式模拟视频信号进行处理。采用DSP+FPGA架构的图像融合处理电路，图像处理延时较大，通常要超过40ms，使用FPGA芯片的处理电路图像处理延时较小。但目前的融合处理电路主要是处理模拟视频信号，模拟视频图像帧频低、图像分辨率低、数据量小、电路处理速度慢。为此，本发明设计了一种实时高分辨率图像融合处理电路。

发明内容

本发明的目的是克服现有技术中存在的不足，提供一种高分辨率图像融合处理电路，实现对实时高分辨微光图像与红外图像的融合处理，以实现高分辨率CCD与高分辨率红外机芯在图像融合上的应用。

按照本发明提供的技术方案，所述的高分辨率图像融合处理电路包括：核心处理器以及与其连接的视频输入模块、视频输出模块、电源模块、时钟模块、存储器模块；

所述视频输入模块，包括两路Camralink接口芯片，用于对Camralink数据进行解码，并将解码后数据传送到核心处理器；

所述核心处理器，用于实现对实时视频图像数据的接收、图像缩放、字符叠加、图像平移、图像存储、图像融合算法、实时视频图像数据输出；

所述视频输出模块，对核心处理器产生的实时视频图像数据进行VGA输出；

所述时钟模块，用于产生各个模块所需的时钟；

所述存储器模块包括DDR3、SRAM、Flash存储器，用于对视频图像数据及系统数据进行存储；

电路上电启动后，核心处理器输出同步信号给电路外的探测器，探测器根据核心处理器同步信号通过Camralink接口输出数字视频图像数据，通过视频输入模块的Camlink接口芯片对数据进行解码，并传给核心处理器；核心处理器接收到数据后，通过DDR3对视频图像数据进行缓存，对两个通道的数据进行图像的缩放处理，使得两个通道的图像的像素及图像的放大率一致，并对两个通道的数据进行十字分划叠加，通过图像平移进行图像的空间配准，配准后的图像同时进入核心处理器中的图像融合模块进行处理，对两个通道的图像数据进行图像融合处理，融合成一幅伪彩色图像，再转换为RGB彩色图像；视频输出模块可以选择实时输出通道一视频图像、通道二视频图像以及融合后视频图像，并在输出图像上叠加所需字符。

进一步的，所述图像融合模块的图像融合处理方法为：

第一步：将两路Cameralink输入图像的每个像素亮度值(V1，V2)转换成(Y_s，C_bs，C_rs)，其中，V1为一路输入图像每个像素的亮度值，V2为另一路输入图像每个像素的亮度值；Y_s为像素亮度值，C_bs为蓝色差分量，C_rs为红色差分量，公式如下：

Y_s＝V1；

C_bs＝V1-V2；

C_rs＝V2-V1；

其中，Y_s，C_bs，C_rs均为有符号数据，取值范围为-255～255；

第二步：将(Y_s，C_bs，C_rs)转换成(Y_c，C_bc，C_rc)，公式如下：

其中，Y_c，C_bc，C_rc均为无符号8bit数据，取值范围为0～255，当计算结果大于255时取值为255，当结算结果小于0时取值为0；