[发明专利]确定方法、形成方法、物品的制造方法以及存储介质

说明书

本发明涉及确定方法、形成方法、物品的制造方法以及存储介质。在确定在具有分别形成有第一图案要素的多个区域的第一层之上的第二层，针对所述多个区域的各个区域形成第二图案要素时的偏置值的确定方法中，在应在所述第二层之上设置的第三层，在所述多个区域一并地形成第三图案要素，所述确定方法包括：第一工序，得到表示所述多个区域的各个区域中的所述第一图案要素的位置的第一层信息；第二工序，根据所述第一层信息，求出表示应在所述第三层形成的所述第三图案要素的位置的第三层信息；以及第三工序，根据所述第一层信息及所述第三层信息，确定所述偏置值，以使所述第二图案要素与所述第一图案要素和所述第三图案要素分别重叠。

技术领域

本发明涉及确定方法、形成方法、物品的制造方法以及存储介质。

背景技术

近年来，在半导体器件制造工序中使用被称为扇出型晶圆级封装(FOWLP：Fan OutWafer Level Packaging)的半导体器件的封装方法。FOWLP是指如下方法：使用光刻装置在通过排列分别具有图案的多个芯片并用模具材料等固定而构成的基板(层)上，形成用于对该多个芯片的图案彼此进行接线的布线图案的层。

然而，在基板中的多个芯片(区域)中，由于固定之前的多个芯片的排列精度不够、或者由于在固定多个芯片时对各芯片施加不希望的力，从而有时个别地产生位置偏移、旋转偏移等。在该情况下，难以使应跨越多个芯片重叠的布线图案以与各芯片的图案连接的方式形成、即难以通过布线图案对多个芯片的图案彼此进行接线。在专利文献1中，提出了根据基板中的多个芯片的排列，校正布线图案的数据本身的方法。

专利文献

专利文献1：日本特开2013-58520号公报

发明内容

在专利文献1记载的方法中，根据形成布线图案的对象的多个芯片的排列，每当形成布线图案时可能需要校正布线图案的数据，所以布线图案的形成工序可能变得繁杂。特别地，在如曝光装置、压印装置那样使用原版在基板上形成图案的光刻装置中，需要依照校正的布线图案的数据重新再制作原版，布线图案的形成工序可能变得繁杂。

因此，本发明的目的在于提供一种有利于在具有多个区域的层之上的层跨越多个区域形成图案的技术。

为了实现上述目的，作为本发明的一个方面的确定方法确定在具有分别形成有第一图案要素的多个区域的第一层之上的第二层，针对所述多个区域的各个区域形成应与所述第一图案要素重叠的第二图案要素时的偏置值，所述确定方法的特征在于，在应在所述第二层之上设置的第三层，在所述多个区域一并地形成应重叠在所述第一图案要素上的第三图案要素，所述确定方法包括：第一工序，得到表示所述多个区域的各个区域中的所述第一图案要素的位置的第一层信息；第二工序，根据所述第一层信息，求出表示应在所述第三层中形成的所述第三图案要素的位置的第三层信息；以及第三工序，根据所述第一层信息及所述第三层信息，针对所述多个区域的各个区域确定所述偏置值，以使所述第二图案要素与所述第一图案要素以及所述第三图案要素分别重叠。

本发明的其它目的或者其它方面通过以下参照附图说明的优选的实施方式将变得明确。

根据本发明，例如能够提供一种有利于在具有多个区域的层之上的层跨越多个区域形成图案的技术。

附图说明

图1是表示曝光装置的结构的图。

图2是表示再构成基板的图。

图3是表示形成布线图案的方法的流程图。

图4是表示形成布线图案时的各状态的图。

图5是表示形成布线图案时的各状态的图。

图6是表示形成布线图案时的各状态的图。

图7是表示偏置值的确定方法的流程图。