[发明专利]一种基于FPGA的电缆局部放电脉冲信号时频分析系统及方法

说明书

本发明公开了一种基于FPGA的电缆局部放电脉冲信号时频分析系统及方法，包括多个外部ADC，用于采集局部放电脉冲信号，并输入至FPGA的对应通道中；外部MCU，通过gpmc或者emif总线将脉冲宽度信息传输给FPGA，由FPGA截取局部放电脉冲信号；FPGA，包括多个并行排列的内部存储器，用于存储计算所需的局部放电脉冲信号数据；还包括由多个乘法器、除法器及傅立叶变换模块串行组成的函数计算模块，用于完成每一个脉冲信号的时频变换计算；内置的控制逻辑具有多个读取地址及写入地址线，用于操作内部存储器。解决了传统的ARM或DSP实现时频变换耗时过多的问题，可以优质高效的完成时频变换。

技术领域

本发明属于电缆局部放电检测领域，特别涉及一种基于FPGA的电缆局部放电脉冲信号时频分析系统，还涉及一种视频分析方法。

背景技术

电力系统在国民生产生活中发挥着巨大作用。高压电缆是电力传输的主要途径，电缆的正常工作是供电系统的基础。局部放电检测是电力电缆系统正常运行的保障之一。局部放电现象会引起电缆不同程度的损坏，影响电力能源的输送和使用，造成经济损失。

电缆局部放电的形成原因有电缆局部受潮、绝缘损伤、电缆头气泡、电缆表面毛刺等。局放的检测对电缆故障的排查有重要的意义。每一种局部放电的类型对应不同的脉冲信号特征，可以从时域和频域提取一定的特征参量来对局放脉冲进行甄别和分析。现场检测获得的局放脉冲样本往往包含多种放电类型和噪声在内，将脉冲数据样本映射到时频空间中将更加容易分离各类放电。因此对脉冲数据的时频域特征提取，是局部放电的分类评估的前提和基础。

FPGA(Field－Programmable Gate Array)，即现场可编程门阵列，它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，FPGA以并行运算为主，以硬件描述语言来实现；相比于PC或单片机(无论是冯诺依曼结构还是哈佛结构)的顺序操作有很大区别，因此在对数据延迟要求较高的应用中，有其独特的优势，FPGA含有高层次的内置模块(比如加法器和乘法器)和内置的记忆体，可以满足用户的各种需求。

本发明采用的多个内部存储器乒乓操作有效的解决了不间断数字信号处理的问题，采用双路选择器有效的降低了FPGA内部硬件资源使用量，降低了功耗。

从统计概率密度的角度而言，在信号处理中可以使用均值和标准差来表征信号的时域或频域特征，均值表示信号能量的聚集中心，标准差表示信号能量的分散程度。本发明采用表征脉冲信号的时间标准差——等效时长T和表征频率标准差——等效带宽F来作为其特征参量。假设s(t_i),i＝0,1,...,N-1为放电脉冲波形的离散时间序列，则等效时长T和等效带宽F的计算公式是：

其中T₀是时间分布中心，是归一化后的离散时间序列，是对进行离散傅里叶变换后的频域序列：

传统的ARM及DSP进行时频转换耗时过长，无法做到不间断处理，从而导致效率较低。

发明内容

有鉴于此，本发明的目的之一是提供一种基于FPGA的电缆局部放电脉冲信号时频分析系统；本发明的目的之二是提供一种基于FPGA的电缆局部放电脉冲信号时频分析方法。解决了传统的ARM或DSP实现时频变换耗时过多的问题，可以优质高效的完成时频变换。

本发明的目的之一是通过以下技术方案实现的：

一种基于FPGA的电缆局部放电脉冲信号时频分析系统，包括

多个外部ADC，用于采集局部放电脉冲信号，并输入至FPGA的对应通道中；