[发明专利]一种中断处理功能验证系统和方法

说明书

本发明提供了一种中断处理功能验证系统和方法。验证系统包括：序列产生器，用于生成中断数据，所述中断数据包含中断处理器的配置值或中断源；驱动器，用于将所述中断数据转换为中断输入信号，将所述中断输入信号发送至中断处理器；中断处理器，用于在接收到的所述中断输入信号为中断处理器的配置值时，配置所述中断处理器；在接收到的所述中断输入信号为中断源时，对所述中断源进行中断处理生成中断响应和参考响应，并将所述中断响应和参考响应发送至计分板；计分板，用于通过比较所述中断响应和所述参考响应，验证中断处理功能。本发明实施例验证环境具有较高的效率，较强的完备性，自动化和重用性。

技术领域

本发明涉及系统级芯片领域，特别是涉及一种中断处理功能验证系统和方法。

背景技术

中断控制器是SOC(System on Chip，系统级芯片)的一个重要模块，硬件中断、软件中断以及外部中断的中断源必须经过中断控制器才能被SOC中相应的处理器核处理。

对中断控制器的验证首先需要产生中断触发，但是某些中断触发需要较长时间才能发生，甚至较难发生。这样不仅会浪费大量仿真时间和硬件资源，而且会难以产生较大规模的中断输入对中断控制器进行验证，导致对中断控制器验证不充分，从而增大了验证过程中遗漏错误的几率。

现有模拟中断输入的验证方法中，使用软件对中断控制器中控制寄存器进行配置并输入中断源，配置和中断源的随机性得不到保证，验证效率较低，同时整个验证系统的可重用性也较差。

发明内容

鉴于上述问题，提出了本发明实施例以便提供一种克服上述问题或者至少部分地解决上述问题的一种中断处理功能验证系统和方法。

依据本发明实施例的一个方面，提供了一种中断处理功能验证系统，包括：

序列产生器，用于生成中断数据，所述中断数据包含中断处理器的配置值或中断源；

驱动器，用于将所述中断数据转换为中断输入信号，将所述中断输入信号发送至中断处理器；

中断处理器，用于在接收到的所述中断输入信号为中断处理器的配置值时，配置所述中断处理器；在接收到的所述中断输入信号为中断源时，对所述中断源进行中断处理生成中断响应和参考响应，并将所述中断响应和参考响应发送至计分板；

计分板，用于通过比较所述中断响应和所述参考响应，验证中断处理功能。

可选地，所述中断处理器包括：

中断控制器，用于在接收到的所述中断输入信号为中断处理器的配置值时，配置所述中断控制器的控制寄存器；在接收到的所述中断输入信号为中断源时，对所述中断源进行中断处理生成中断响应；

中断响应监测器，用于监测所述中断控制器生成的所述中断响应，并将所述中断响应发送至计分板；

中断响应器，用于在接收到的所述中断输入信号为中断处理器的配置值时，配置所述中断控制器的参考模型，在接收到的所述中断输入信号为中断源时，对所述中断源进行中断处理生成参考响应，将生成的所述参考响应发送至计分板。

可选地，所述中断响应器，还用于生成第一总线协议数据并将生成的所述第一总线协议数据发送至所述计分板，其中所述第一总线协议数据包含所述中断控制器的写地址通道和写数据通道的通道信息；

所述中断控制器，还用于生成第二总线协议数据，其中所述第二总线协议数据包含所述写地址通道和写数据通道的通道信息；

总线协议监测器，用于监测所述中断控制器生成的所述第二总线协议数据，并将所述第二总线协议数据发送至所述计分板；

所述计分板，还用于通过比较所述第一总线协议数据和所述第二总线协议数据，验证中断响应输出总线。