[发明专利]形成具有改进黏附性的低电阻率贵金属互连的装置及方法

说明书

技术领域

本发明涉及半导体装置以及制造半导体装置的方法，尤其涉及形成具有改进黏附性的贵金属的低电阻率金属互连的装置及方法。

背景技术

对于5纳米及以下节点，随着对更小电路结构及更快装置性能的需求不断增加，铜线电阻率开始攀升，从而降低该些节点的性能。5纳米节点及更小节点的开发将可能需要降低该些节点中的线的电阻率。不过，在这些尺寸，先前的沟槽及过孔加衬方法可引起阻挡层及互连材料自装置脱层。

因此，可能希望开发在此类小尺寸下与铜相比具有较低电阻率并具有改进黏附性的线的节点制造方法。

发明内容

为克服现有技术的缺点并提供额外的优点，在一个态样中提供一种方法，该方法包括例如：获得中间半导体互连装置，该中间半导体互连装置具有衬底、覆盖层，以及包括一组沟槽及一组过孔的介电矩阵；将金属互连材料直接沉积在该介电矩阵的顶部表面上方并与其接触，其中，该金属互连材料填充该组沟槽及该组过孔；在该半导体互连装置的顶部表面上方沉积阻挡层；退火该阻挡层，以使该阻挡层扩散至该金属互连材料的底部表面；平坦化该中间半导体互连装置的顶部表面，移除该组沟槽及该组过孔上方的该金属互连材料；以及在该中间半导体互连装置上方沉积介电覆盖层。

在另一个态样中，提供一种中间装置，其包括例如：中间半导体互连装置，具有衬底、覆盖层，以及包括一组沟槽及一组过孔的介电矩阵；阻挡层，位于该介电矩阵材料的顶部表面上方，加衬该组沟槽及该组过孔；金属互连材料，直接位于该阻挡层上方并与其接触，其中，该金属互连材料填充该组沟槽及该组过孔，以及其中，该阻挡层被退火；以及介电覆盖层，位于该中间半导体互连装置上方。

在另一个态样中，提供一种装置，其包括例如：中间半导体互连装置，具有衬底、覆盖层，以及包括一组沟槽及一组过孔的介电矩阵；阻挡层，位于该介电矩阵材料的顶部表面上方，加衬该组沟槽及该组过孔；金属互连材料，直接位于该阻挡层上方并与其接触，其中，该金属互连材料填充该组沟槽及该组过孔，以及其中，该阻挡层被退火；以及介电覆盖层，位于该中间半导体互连装置上方。

附图说明

本发明的一个或多个态样被特别指出并在说明书的结束处的声明中被明确称为示例。从下面结合附图所作的详细说明可清楚本发明的上述及其它目的、特征以及优点，该些附图中：

图1显示依据本发明的一个或多个态样用以形成中间半导体互连结构的方法的一个实施例；

图2显示依据本发明的一个或多个态样具有衬底、覆盖层以及包括一组沟槽及一组过孔的介电矩阵的中间半导体互连结构的一个实施例的剖切立视图；

图3显示依据本发明的一个或多个态样在沉积金属互连材料以后的图2的结构；

图4显示依据本发明的一个或多个态样在沉积阻挡层以后的图3的结构；

图5显示依据本发明的一个或多个态样在退火该阻挡层以后的图4的结构；

图6显示依据本发明的一个或多个态样在平坦化该中间半导体互连结构的顶部表面以后的图5的结构；

图7显示依据本发明的一个或多个态样在沉积牺牲介电覆盖层以后的图6的结构；

图8显示依据本发明的一个或多个态样在沉积阻挡掩膜并形成开口以后的图7的结构；

图9显示依据本发明的一个或多个态样在形成一组气隙并移除该牺牲介电覆盖层以后的图8的结构；以及

图10显示依据本发明的一个或多个态样在沉积介电覆盖层以后的图9的结构；

图11显示依据本发明的一个或多个态样具有衬底、覆盖层、介电矩阵、一组沟槽、一组过孔、加衬该组沟槽及该组过孔的阻挡层，以及介电覆盖层的中间装置的一个实施例的剖切立视图。

主要组件符号说明

100至140 步骤

200装置或中间半导体装置

210衬底

220覆盖层

230介电矩阵

242过孔

244沟槽

250阻挡层

260金属互连材料

270牺牲介电覆盖层

272阻挡掩膜

280气隙

290介电覆盖层。

具体实施方式