[发明专利]包括具有嵌入芯片的再布线层的半导体封装件

说明书

相关申请的交叉引用

本申请要求于2016年8月5日提交至韩国知识产权局的韩国专利申请No.10-2016-0100126的优先权，该申请全部内容以引用方式并入本文中。

技术领域

本发明构思涉及一种半导体封装件，更具体地，涉及一种包括具有嵌入其中的半导体芯片的再布线层的半导体封装件。

背景技术

半导体封装件可具有相对较大的容量和相对较小的尺寸。为了增大半导体芯片的容量，需要用于制造在相对有限的空间内包括更多单元的半导体芯片的工艺。然而，该工艺会需要诸如精确细线宽的先进技术。因此，使用半导体芯片或半导体封装件(例如，多芯片堆叠封装件或其中以三维方式堆叠半导体芯片的堆叠型半导体封装件)来实现相对较高的集成度的方法会是期望的。

发明内容

本发明构思的示例性实施例提供了一种半导体封装件，并且更具体地，提供了一种可提高印刷电路板(PCB)产量、减少制造费用并使再布线层的翘曲最小化的半导体封装件。

根据本发明构思的示例性实施例提供了一种半导体封装件。该半导体封装件包括衬底、再布线层、多个半导体芯片堆叠结构以及第二半导体芯片。再布线层设置在衬底的上表面上。再布线层包括凹陷部。半导体芯片堆叠结构包括多个第一半导体芯片。第一半导体芯片设置在再布线层上。第一半导体芯片在水平方向上彼此隔开。第二半导体芯片设置在凹陷部中。第二半导体芯片构造为使多个半导体芯片堆叠结构彼此电连接。

根据本发明构思的示例性实施例提供了一种半导体封装件。该半导体封装件包括衬底、多个半导体芯片堆叠结构、第一再布线层以及桥接层。衬底形成在第一水平高度处。半导体芯片堆叠结构形成在第三水平高度处。半导体芯片堆叠结构在水平方向上彼此隔开。第一再布线层形成在第二水平高度处。第二水平高度设置在第一水平高度和第三水平高度之间。第一再布线层将衬底和半导体芯片堆叠结构中的至少一个电连接。桥接层形成在第二水平高度处。桥接层电连接半导体芯片堆叠结构中的至少一个。

根据本发明构思的示例性实施例提供了一种半导体封装件。该半导体封装件包括衬底、再布线层、多个半导体芯片堆叠结构以及第二半导体芯片。再布线层设置在衬底上。再布线层包括凹陷部。半导体芯片堆叠结构设置在再布线层上。第二半导体芯片设置在凹陷部中。第二半导体芯片构造为使半导体芯片堆叠结构彼此电连接。

附图说明

通过以下结合附图的详细描述，将更清晰的理解本发明构思的示例性实施例，其中：

图1A是示出了根据本发明构思的示例性实施例的半导体封装件的示意平面图；

图1B是示出了根据本发明构思的示例性实施例的半导体封装件的沿着图1A的I-I'线截取的截面图；

图2和图3是示出了根据本发明构思的示例性实施例的半导体封装件的平面图；

图4是示出了根据本发明构思的示例性实施例的形成半导体封装件的过程的示意流程图；

图5A至图5H是示出了根据本发明构思的示例性实施例的制造半导体封装件的方法的图1B的截面图；并且

图6A至图6D是示出了根据本发明构思的示例性实施例的制造半导体封装件的方法的截面图。

具体实施方式

图1A是示出了根据本发明构思的示例性实施例的半导体封装件的示意平面图。图1B是示出了根据本发明构思的示例性实施例的半导体封装件的沿着图1A的I-I'线截取的截面图。

参考图1A和图1B，半导体封装件100可包括衬底10。衬底10可以是支撑体衬底。半导体封装件100还可包括再布线层20、第二半导体芯片40以及多个半导体芯片堆叠结构30。再布线层20、第二半导体芯片40以及半导体芯片堆叠结构30可分别设置在衬底10上。衬底10可包括第一体层BD、下保护层LP以及上保护层UP。衬底10可以是印刷电路板(PCB)、陶瓷衬底、玻璃衬底或插入衬底。衬底10还可以是有源晶片。有源晶片可指其中形成半导体芯片的晶片，例如硅晶片。