[发明专利]数据的解码方法和装置

说明书

本发明实施例提供了一种数据的解码方法和装置，所述方法包括：接收端在接收数据前检测发射端预设的数据发送速度，从预置的多个解码控制参数中，确定与所述数据发送速度匹配的目标解码控制参数，并对接收端进行设置，从发射端接收数据，并根据目标解码控制参数对数据进行解码，以控制预设的数据发送速度下数据解码的误码率，使得可以在数据采用高速传输时，根据与数据传输速度相匹配的解码控制参数配置接收端，继而减小在高速传输时数据解码的误码率，改善了接收端的处理能力。

技术领域

本发明涉及视频数据传输技术领域，特别是涉及一种数据的解码方法、一种数据的解码装置。

背景技术

DisplayPort(显示接口，简称DP)是视频电子标准协会(VESA)推动的数字式视频接口标准，主要适应于连接电脑和屏幕，或是电脑和家庭剧院系统。

按照DP协议，DP发射端可以有3种不同的数据发送速度，分别是1.62G、2.7G、5.4G。但是经发明人研究发现，如果接收端不是特别理想的情况下，2.7G和5.4G的高速传输会影响接收端的处理能力，导致信号质量不稳定，尤其是在DP MST(Multi-Stream Transport，多路流传输)模式下无法实现两路分辨率同时为4k的信号输出。

现有方案中，接收端的电源采用LDO(Low Dropout Regulator，低压差线性稳压器)，减少噪声，另外，接收端的PLL(Phase Locked Loop，锁相环)这一支路的电源与芯片其它电源引脚分开，使得不会受到其它支路电源的干扰。并在LDO输出端加一个47uF的电容，去耦电容梯次分布0.01uf，1uf，10uf，电容尽可能靠近芯片。并在LDO输出端与芯片PLL之间添加一个磁珠。另外，如果DP接口是焊接线材的模式，可以采取扭转信号差分线，保证阻抗匹配，PCB(Printed Circuit Board，印刷电路板)信号走线尽可能让pad(焊盘)靠近芯片DP接收端，防止在焊盘处阻抗不匹配带来的信号干扰。

虽然优化的接收端电源可以减少噪声，在一定程度上提高接收端的处理能力，但如果DP发射端以2.7G和5.4G的高速信号传输数据时，仍然无法很好的改善接收端的处理能力。

发明内容

本发明实施例所要解决的技术问题是提供一种数据的解码方法和装置，以便在数据采用高速传输时，减小在高速传输时数据解码的误码率，改善了接收端的处理能力。

为了解决上述问题，本发明公开了一种数据的解码方法，包括：

接收端在接收数据前检测发射端预设的数据发送速度，所述接收端预置有与不同数据发送速度匹配的多个解码控制参数；

从预置的多个解码控制参数中，确定与所述数据发送速度匹配的目标解码控制参数，并对接收端进行设置；

从发射端接收数据，并根据目标解码控制参数对数据进行解码，以控制预设的数据发送速度下数据解码的误码率。

可选地，所述解码控制参数包括时钟数据恢复控制参数，所述目标解码控制参数包括目标时钟数据恢复控制参数，所述根据目标解码控制参数对数据进行解码包括：

根据所述目标时钟数据恢复控制参数，从接收到的数据中恢复发射端的时钟，以控制在所述数据发送速度下所恢复的时钟的准确性。

可选地，所述解码控制参数还包括锁相环控制参数，所述目标解码控制参数还包括目标锁相环控制参数，所述根据目标解码控制参数对数据进行解码包括：

根据所述目标锁相环控制参数，由参考时钟生成解码过程所需要的至少一种输出时钟，以控制在所述数据发送速度下所生成的各输出时钟的稳定性。

可选地，在所述从发射端接收数据，并根据目标解码控制参数对数据进行解码之前，所述方法还包括：