[发明专利]沟槽栅超结器件及其制造方法

说明书

本发明公开了一种沟槽栅超结器件，包括：超结结构的第二导电类型柱由填充于形成于第一导电类型外延层中的超结沟槽中的第二导电类型外延层组成；沟槽栅的栅极沟槽为通过对超结沟槽顶部的第二导电类型外延层进行回刻形成，使得栅极沟槽和超结沟槽呈自对准结构，沟槽栅和第二导电类型柱呈自对准结构，从而消除沟槽栅对超结结构的步进的影响。本发明还公开了一种沟槽栅超结器件的制造方法。本发明能缩小超结结构的步进尺寸，能节省一层栅极沟槽对应的光罩，从而能降低成本，能降低器件的正向导通电阻。

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种沟槽栅超结(superjunction)器件。本发明还涉及一种沟槽栅超结器件的制造方法。

背景技术

现有第三代超结结构需要在两个深沟槽即超结沟槽外延生长的柱(Pillar)之间额外使用光罩光刻和刻蚀形成栅极沟槽，该栅极沟槽的引入使得器件步进(pitch)尺寸的缩小变得困难，且需要额外的光罩和光刻工艺，步进为超结结构中一个超结单元的宽度，即一个P柱和一个N柱的宽度和。如图1A至图1J所示，是现有沟槽栅超结器件的制造方法各步骤中的器件结构示意图，以N型器件为例，现有方法包括如下步骤：

如图1A所示，提供一N型外延层如N型硅外延层101，在所述N型外延层101的表面形成硬质掩模层102，硬质掩模层102能为氮化硅层，或者氧化硅和氮化硅的叠层。采用光刻工艺定义出超结沟槽的形成区域，依次对硬质掩模层102和N型外延层101进行刻蚀形成超结沟槽103。

如图1B所示，在所述超结沟槽103中填充P型外延层如P型硅外延层形成P型柱104，P型柱104之间的N型外延层101形成N型柱，N型柱101和P型柱104交替排列形成超结结构。P型柱104形成时需要先进行外延生长之后进行化学机械研磨(CMP)形成，CMP后硬质掩模层102会有一定的损耗。

如图1C所示，采用光刻工艺定义出栅极沟槽105的形成区域，之后对形成区域的N型外延层101进行刻蚀形成栅极沟槽105。由图1C所示可知，栅极沟槽105位于两个P型柱104之间。一个P型柱104和一个N型柱101组成一个超结单元，整个超结单元的宽度为超结结构的步进尺寸，由于需要在两个P型柱104之间形成栅极沟槽105，这会使得器件的步进尺寸的缩小变得困难，且栅极沟槽105需要单独采用光刻工艺进行定义，成本也较高。

如图1D所示，在栅极沟槽105的侧面和底部形成栅介质层如栅氧化层106。

如图1E所示，在所述栅极沟槽105中填充多晶硅形成多晶硅栅107。

如图1F所示，依次形成P阱108和N+区组成的源区109。

如图1G所示，去除所述硬质掩模层102，形成层间膜110，形成穿过所述层间膜110的接触孔112的开口111；如图1H所示，在开口111中填充金属形成完整的接触孔112。

如图1I所示，形成正面金属层113，对所述正面金属层113进行图形化形成源极和栅极。

如图1J所示，对所述N型外延层101进行背面减薄并在减薄后的N型外延层101的背面形成漏区，之后再形成背面金属层114，由背面金属层114组成漏极。

发明内容

本发明所要解决的技术问题是提供一种沟槽栅超结器件，能消除栅极沟槽对超结结构的步进的影响，从而能缩小超结结构的步进。为此，本发明还提供一种沟槽栅超结器件的制造方法。

为解决上述技术问题，本发明提供的沟槽栅超结器件包括：

由交替排列的第二导电类型柱和第一导电类型柱组成的超结结构，所述第二导电类型柱由填充于形成于第一导电类型外延层中的超结沟槽中的第二导电类型外延层组成，所述第一导电类型柱由各所述第二导电类型柱之间的所述第一导电类型外延层组成。