[发明专利]测试结构及凹槽刻蚀检测方法有效
| 申请号: | 201710386700.2 | 申请日: | 2017-05-26 |
| 公开(公告)号: | CN108962877B | 公开(公告)日: | 2020-09-29 |
| 发明(设计)人: | 宋春 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司 |
| 主分类号: | H01L23/544 | 分类号: | H01L23/544;H01L21/66 |
| 代理公司: | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人: | 屈蘅;李时云 |
| 地址: | 201203 *** | 国省代码: | 上海;31 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 测试 结构 凹槽 刻蚀 检测 方法 | ||
本发明揭示了一种测试结构及凹槽刻蚀检测方法,测试结构包括:前端结构;位于所述前端结构上的第一金属层;位于所述第一金属层上的层间介质层,所述层间介质层具有凹槽;位于所述凹槽中的第二金属层;以及分别自第一金属层和第二金属层引出的测试端,以检测第一金属层和第二金属层之间的击穿电压;其中,所述第一金属层和第二金属层在层叠方向具有重叠的拐角。于是通过测量第一金属层和第二金属层之间的击穿电压,就可以知晓在刻蚀层间介质层形成凹槽时,刻蚀过程是否异常。由此可以及时发现异常,提高良率。
技术领域
本发明涉及半导体技术领域,特别是涉及一种测试结构及凹槽刻蚀检测方法。
背景技术
由于各种电子部件(例如,晶体管、二极管、电阻器、电容器等)的集成密度的持续改进,半导体产业已经经历了快速发展。大多数情况下,集成密度的这种改进来自于最小部件尺寸的持续减小(例如,朝着亚20nm节点缩小半导体工艺节点),其允许更多的组件集成至给定面积内。
随着最近对小型化、更高的速度、更大的带宽、以及更低的功率消耗和延迟的需求的增长,对半导体制程工艺质量需求更为严苛。
在这种需求下,金属层间的隔离也就成为一个需要重点关注的内容。
发明内容
本发明的目的在于提供一种测试结构及凹槽刻蚀检测方法,以检测凹槽刻蚀时是否异常。
为解决上述技术问题,本发明提供一种测试结构,包括:
前端结构;
位于所述前端结构上的第一金属层;
位于所述第一金属层上的层间介质层,所述层间介质层具有凹槽;
位于所述凹槽中的第二金属层;以及
分别自所述第一金属层和所述第二金属层引出的测试端,以检测所述第一金属层和所述第二金属层之间的击穿电压;
其中,所述第一金属层和第二金属层在层叠方向具有重叠的拐角。
可选的,对于所述的测试结构,所述第一金属层包括多个第一金属块和多个第一连接线,多个所述第一金属块呈阵列状排布,相邻所述第一金属块之间由所述第一连接线连通。
可选的,对于所述的测试结构,所述第一金属块呈长方体。
可选的,对于所述的测试结构,所述第二金属层包括多个第二金属块和多个第二连接线,多个所述第二金属块呈阵列状排布,相邻所述第二金属块之间由所述第二连接线连通。
可选的,对于所述的测试结构,所述第二金属块呈长方体。
本发明还提供一种凹槽刻蚀检测方法,包括:
提供前端结构;
在所述前端结构上形成第一金属层;
在所述第一金属层上形成层间介质层;
刻蚀所述层间介质层形成凹槽;
在所述凹槽中形成第二金属层,所述第一金属层和所述第二金属层在层叠方向具有重叠的拐角;
自所述第一金属层和所述第二金属层引出测试端;以及
通过所述测试端测量所述第一金属层和所述第二金属层之间的击穿电压,以判断所述凹槽的刻蚀是否异常。
可选的,对于所述的凹槽刻蚀检测方法,所述前端结构具有一前端介质层;在所述前端结构上形成第一金属层的步骤包括:
采用光刻刻蚀工艺在所述前端介质层中形成多个第一开口和连接相邻第一开口的多个第一连接槽,所述多个第一开口呈阵列状排布;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司,未经中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710386700.2/2.html,转载请声明来源钻瓜专利网。
- 上一篇:POP结构及其形成方法
- 下一篇:电子封装件及其制法





