[发明专利]集成电路器件及其制造方法

说明书

本申请涉及集成电路器件及其制造方法。一种集成电路器件可以包括：包括主表面的衬底；化合物半导体纳米线，其在垂直于主表面的第一方向上从主表面延伸并且包括在第一方向上交替布置的第一部分和第二部分；覆盖第一部分的栅电极；以及在第一部分与栅电极之间的栅电介质层。第一部分和第二部分可以具有彼此相同的成分并且可以具有彼此不同的晶相。

技术领域

本发明构思涉及集成电路器件及其制造方法，并且，更具体地，涉及包括化合物半导体纳米线的集成电路器件及其制造方法。

背景技术

随着半导体器件的集成密度增大，已经有通过使用诸如应变沟道、高k电介质层和金属栅极的各种材料改善晶体管性能的努力。然而，随着晶体管的栅长度逐渐减小，使用这些晶体管的集成电路器件的可靠性和性能可能被影响。

发明内容

本发明构思提供一种集成电路器件，该集成电路器件能够通过提供具有精确控制的栅长度的晶体管而实现高的可靠性和性能。

本发明构思还提供一种制造集成电路器件的方法，凭借该方法具有精确控制的栅长度的晶体管可以通过低成本、简单的工艺来制造。

根据本发明构思的一方面，一种集成电路器件可以包括：包括主表面的衬底；化合物半导体纳米线，其在垂直于主表面的第一方向上从主表面延伸并且包括在第一方向上交替布置的第一部分和第二部分；覆盖第一部分的栅电极；以及在第一部分与栅电极之间的栅电介质层。第一部分和第二部分具有彼此相同的成分并且具有彼此不同的晶相。

根据本发明构思的另一方面，一种制造集成电路器件的方法可以包括：形成化合物半导体纳米线，其在垂直于衬底的主表面的第一方向上从主表面延伸并且包括第一部分和一对第二部分，第一部分和该对第二部分在第一方向上交替布置使得该对第二部分的各第二部分邻接第一部分的两端，并且第一部分在该对第二部分的各第二部分之间；通过选择性地蚀刻在化合物半导体纳米线中的第一部分和一对第二部分中的第一部分并且提供具有由该对第二部分的各第二部分限制的垂直长度的空间来减小第一部分的宽度；以及在空间中形成栅电介质层和栅电极。第一部分和第二部分具有彼此相同的成分并且具有彼此不同的晶相。

根据本发明构思的另一方面，一种集成电路器件可以包括：具有主表面的衬底；化合物半导体纳米线，其在垂直于主表面的第一方向上从主表面延伸并且包括下第二部分、在下第二部分上的第一部分和在第一部分上的上第二部分；以及在第一部分上的栅电极。栅电极的一部分可以在第一方向上在上第二部分与下第二部分之间。第一部分可以具有与上第二部分和下第二部分不同的晶相。

附图说明

从以下结合附图的详细描述，本发明构思的实施方式将被更清楚地理解，附图中：

图1是根据本发明构思的实施方式的集成电路器件的构造的剖面图；

图2A至图2C是根据本发明构思的示例实施方式沿图1的线II-II'截取的集成电路器件的各种修改示例构造的剖面图；

图3是根据本发明构思的其它实施方式的集成电路器件的构造的剖面图；

图4是根据本发明构思的其它实施方式的集成电路器件的构造的剖面图；

图5是根据本发明构思的其它实施方式的集成电路器件的构造的剖面图；

图6是根据本发明构思的其它实施方式的集成电路器件的构造的剖面图；

图7A至图7C是根据本发明构思的其它实施方式的集成电路器件的图，其中图7A是集成电路器件的构造的布局，图7B是沿图7A的线B-B'截取的剖面图，图7C是沿图7A的线C-C'截取的剖面图；

图8A至图8I是示出根据本发明构思的实施方式制造集成电路器件的方法的剖面图；

图9A和图9B是示出根据本发明构思的其它实施方式制造集成电路器件的方法的剖面图；