[发明专利]将取样内插用于可调均衡器调适的系统、方法及软件程序

说明书

本发明涉及将取样内插用于可调均衡器调适的系统、方法及软件程序，其各项具体实施例解决产生可用于驱动ZFE调适(例如搭配数字接收器)的中间时间信息的问题。再者，本发明的各项具体实施例通过就ZFE收敛(或锁定)准则启用使用者指定的峰化过度及/或峰化不足(即可组配均衡器调协)来提升灵活性。

技术领域

在以给定鲍率(每符号传输间隔取样一次)取样数据的现有数字接收器中，没有可根据最佳零力边缘(「ZFE」)收敛(或锁定)准则用于调适模拟连续时间均衡器(「CTE」)及/或前授均衡器(「FFE」)的中间时间信息。

本发明的各项具体实施例解决产生可用于驱动ZFE调适的中间时间信息的问题。再者，本发明的各项具体实施例通过就ZFE收敛(或锁定)准则启用使用者指定的峰化过度及/或峰化不足(即可组配均衡器调协)来提升灵活性。

背景技术

T.Toifl等人(“Low Complexity Adaptive Equalization for High-SpeedChip-to-Chip Communication Paths by Zero-Forcing of Jitter Components”,IEEETrans.Commun.vol.54,no.9,Sept2006pp.1554-57)说明通过调适前授均衡器零施力抖动组件的概念。

亦已应用此概念来调适模拟输入/输出(「I/O」)核心设计中的接收器峰化放大器(其将类似功能实现为FFE后标(postcursor))、及(多个)FFE前标(precursor)/(多个)后标两者。这些模拟设计中可有专用的「边缘路径」取样器，其取样「抖动组件」或边缘符号间干扰(「ISI」)。数字I/O核心(其仅在数据取样点才取样)中遗漏此边缘ISI样本。

发明内容

如上所述，数字I/O核心中遗漏边缘ISI样本。本发明的各项具体实施例通过在鲍率取样数字接收器的背景中产生可用于驱动调适(例如连续时间均衡器调适及/或前授均衡器调适)的中间时间信息来克服此问题。

在一项具体实施例中，提供一种系统，其包含：模拟连续时间均衡器，该模拟连续时间均衡器乃组配成用来获得形式为模拟信号的数据；与该模拟连续时间均衡器操作性连通的模拟数字转换器，该模拟数字转换器乃组配成用来自该模拟连续时间均衡器接收输出；与该模拟数字转换器操作性连通的前授均衡器，该前授均衡器乃组配成用来自该模拟数字转换器接收输出；与该前授均衡器操作性连通的第一缓冲器，该第一缓冲器乃组配成用来撷取该前授均衡器的输出；与该第一缓冲器操作性连通的内插器，该内插器乃组配成用来自该第一缓冲器接收输出；第二缓冲器，该第二缓冲器乃组配成用来撷取下列其中一者：(a)经由与该前授均衡器操作性连通的该前授均衡器的该输出；及(b)基于该前授均衡器的该输出的数据；与该内插器、该第二缓冲器及该模拟连续时间均衡器操作性连通的零力边缘计算器，该零力边缘计算器乃组配成用来接收来自该内插器的输出、及来自该第二缓冲器的输出，该零力边缘计算器乃进一步组配成用来将连续时间均衡器调适数据回授至该模拟连续时间均衡器；其中通过该零力边缘计算器回授至该模拟连续时间均衡器的该连续时间均衡器调适数据乃至少部分基于来自该内插器及该第二缓冲器的该输出。

在另一具体实施例中，提供一种方法，其包含：接收形式为模拟信号的数据；将该所接收数据套用至模拟连续时间均衡器程序；将该模拟连续时间均衡器程序的输出套用至模拟数字转换器程序；将该模拟数字转换器程序的输出套用至前授均衡器程序；在第一缓冲器程序中撷取该前授均衡器程序的输出；将该第一缓冲器程序的输出套用至内插程序；在第二缓冲器程序中撷取下列其中一者：(a)该前授程序的输出；及(b)以该前授程序的该输出为基础的另一程序的输出；将该内插程序的输出套用至零力边缘程序；将该第二缓冲器程序的输出套用至该零力边缘程序；以及将该零力边缘程序的至少部分输出回授至该模拟连续时间均衡器程序。