[发明专利]半导体装置及其制造方法

说明书

本发明的实施方式提供一种不轻易产生自接通现象的半导体装置及其制造方法。实施方式的半导体装置具有第1导电型的第1半导体区域、第2导电型的第2半导体区域、第1导电型的第3半导体区域、第1电极、第2绝缘部、栅极电极及第2电极。第2绝缘部设置在第1电极之上。栅极电极设置在第2绝缘部之上。在栅极电极的下表面，设置有朝向上方凹陷的第1凹部及第2凹部。第1凹部在第1方向上位于第2凹部与第1侧面之间。第1凹部与第2凹部之间的第1方向上的距离比第1侧面与第1凹部之间的第1方向上的距离长。第2电极设置在第2半导体区域之上及第3半导体区域之上，与第2半导体区域、第3半导体区域及第1电极电连接。

[相关申请]

本申请享有以日本专利申请2016-182023号(申请日：2016年9月16日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。

技术领域

本发明的实施方式涉及一种半导体装置及其制造方法。

背景技术

在MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)等半导体装置中，是通过控制施加给栅极电极的电压，来切换接通状态与断开状态。在这种半导体装置中，理想的是不轻易产生半导体装置意外地成为接通状态的自接通(self turn-on)现象。

发明内容

本发明提供一种不轻易产生自接通现象的半导体装置及其制造方法。

实施方式的半导体装置具有第1导电型的第1半导体区域、第2导电型的第2半导体区域、第1导电型的第3半导体区域、第1电极、第2绝缘部、栅极电极及第2电极。所述第2半导体区域设置在所述第1半导体区域之上。所述第3半导体区域设置在所述第2半导体区域之上。所述第1电极隔着第1绝缘部设置在所述第1半导体区域中。所述第2绝缘部设置在所述第1电极之上。所述栅极电极设置在所述第2绝缘部之上。所述栅极电极具有下表面及第1侧面。在所述下表面设置有朝向上方凹陷的第1凹部及第2凹部。所述第1侧面在第1方向上隔着栅极绝缘部与所述第2半导体区域对向。所述第1凹部在所述第1方向上位于所述第2凹部与所述第1侧面之间。所述第1凹部与所述第2凹部之间的所述第1方向上的距离，比所述第1侧面与所述第1凹部之间的所述第1方向上的距离长。所述第2电极设置在所述第2半导体区域之上及所述第3半导体区域之上，与所述第2半导体区域、所述第3半导体区域及所述第1电极电连接。

附图说明

图1是表示第1实施方式的半导体装置的一部分的立体剖视图。

图2是表示图1的栅极电极附近的放大剖视图。

图3(a)、(b)、图4(a)～(c)、图5(a)～(c)、图6(a)、(b)、图7(a)、(b)是表示第1实施方式的半导体装置的制造步骤的步骤剖视图。

图8(a)是表示使用半导体装置的电路的一例的电路图，图8(b)是表示半导体装置的等效电路的图。

图9(a)是表示第1实施方式的半导体装置的一部分的剖视图，图9(b)是表示参考例的半导体装置的一部分的剖视图。

图10(a)、(b)、图11(a)、(b)、图12(a)、(b)是表示实施方式的变化例的半导体装置的一部分的剖视图。

具体实施方式

以下，一边参照附图一边对本发明的各实施方式进行说明。

此外，附图为示意图或概念图，各部分的厚度与宽度的关系、部分间的大小的比率等未必限定为与实物相同。而且，即便是在表示相同部分的情况下，也存在彼此的尺寸或比率根据附图而不同表示的情况。

而且，在本案说明书及各图中，对与已说明过的要素相同的要素标注相同的符号并适当省略详细的说明。