[发明专利]串联(IN-LINE)器件电性能测算方法及其测试结构

说明书

本发明实施例提供了一种用于测算半导体器件的至少一种电性能的方法。方法包括：在衬底上形成半导体器件和至少一个测试单元；使用至少一种电子束辐照测试单元；测算通过电子束从测试单元诱导的电子；并且根据从测试单元测算的电子的密度测算半导体器件的电性能。本发明实施例涉及串联(IN‑LINE)器件电性能测算方法及其测试结构。

技术领域

本发明实施例涉及串联(IN-LINE)器件电性能测算方法及其测试结构。

背景技术

半导体集成电路(IC)产业经历了指数式增长。IC材料和设计中的技术进步已经产生了多代IC，其中，每一代IC都具有比上一代更小和更复杂的电路。伴随着这种发展，线的临界尺寸以及线与线端之间的间距也按比例缩小。然而，晶体管的栅极和栅极的两端之间的间距的减小可以使桥接缺陷的发生增加，以及引漏电流隧穿间距中的介电材料。

发明内容

根据本发明的一个实施例，提供了一种用于测算半导体器件的至少一种电性能的方法，所述方法包括：在衬底上形成所述半导体器件和至少一个测试单元；使用至少一种电子束辐照所述测试单元；测算通过所述电子束从所述测试单元诱导的电子；以及根据从所述测试单元测算的所述电子的密度测算所述半导体器件的所述电性能。

根据本发明的另一实施例，还提供了一种用于制造半导体结构的方法，所述方法包括：在衬底的管芯区域中形成至少一个器件有源区；并且在所述衬底的所述管芯区域外部形成至少一个第一测试有源区和至少一个第二测试有源区；以及在所述器件有源区上形成至少一个器件栅极，在所述第一测试有源区上形成至少一个第一测试栅极，并且在所述第二测试有源区上形成至少一个第二测试栅极，其中，所述第一测试栅极和所述第二测试栅极的尺寸不同。

根据本发明的又一实施例，还提供了一种用于测算半导体器件的至少一种电性能的装置，所述装置包括：板，允许晶圆设置在所述板上；电子束源，配置为提供至少一种电子束至位于所述晶圆上的至少一个测试单元上；检测器，对通过所述电子束从所述测试单元诱导的电子敏感；以及处理器，被编程以根据通过所述检测器测算的所述电子的密度测算位于所述晶圆上的所述半导体器件的所述电性能。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应当注意，根据工业中的标准实践，各个部件并非按比例绘制。事实上，为了清楚讨论，各个部件的尺寸可以任意增大或减小。

图1A是根据本发明的一些实施例的晶圆的示意性顶视图。

图1B是图1A中的晶圆的局部截面图。

图2A和图2B分别是根据本发明一些实施例的测试结构的顶视图和截面图。

图3A和图3B分别是根据本发明一些实施例的处于串联测算电性能的方法期间的测试结构的顶视图和截面图。

图4是根据本发明的一些实施例的测试结构的测算结果。

图5A和图5B分别是根据本发明一些实施例的测试结构的顶视图和截面图。

图6A和图6B分别是根据本发明一些实施例的处于串联测算电性能的方法期间的测试结构的顶视图和截面图。

图7是根据本发明的一些实施例的测试结构的测算结果。

图8至图10是根据本发明的一些实施例的测试结构的示意性顶视图。

图11是根据本发明的一些实施例的测试结构的测算结果。

图12是根据本发明一些实施例的用于测算半导体器件的至少一个电性能的装置的原理图。

具体实施方式