[发明专利]半导体器件及其制造方法

说明书

半导体器件包括衬底，位于衬底的一部分上方的第一导电部件和位于衬底和第一导电部件上方的蚀刻停止层。蚀刻停止层包括含硅介电(SCD)层和位于SCD层上方的含金属介电(MCD)层。半导体器件进一步包括位于蚀刻停止层上方的介电层和位于介电层中的第二导电部件。第二导电部件穿透蚀刻停止层并且电连接至第一导电部件。本发明的实施例还涉及制造半导体器件的方法。

技术领域

本发明的实施例涉及半导体器件及其制造方法。

背景技术

半导体集成电路(IC)产业已经经历了指数增长。IC材料和设计上的技术进步产生了一代又一代IC，其中，每一代都具有比前一代更小且更复杂的电路。在IC发展进程中，功能密度(即单位芯片面积上互连器件的数量)通常增大而几何尺寸(即，使用制造工艺可以创建的最小元件(或线))减小。该按比例缩小工艺通常通过提高生产效率和降低相关成本来提供益处。这种按比例缩小还增加了处理和制造IC的复杂程度，并且为了实现这些进步，需要在IC处理和制造中有类似的发展。

例如，在IC制造中，典型地穿过低k介电层蚀刻导通孔(或插塞孔)以制造用于互连结构的连接。穿过晶圆，导通孔可以非均匀地分布，以及晶圆的一些区域具有密集的导通孔图案并且一些区域具有隔离的通孔图案。这在通孔蚀刻工艺中产生了所谓的“图案负载效应”，导致一些导通孔过蚀刻并且一些导通孔蚀刻不足。为了解决这个问题，传统的方法在低k介电层和下面的层之间沉积硅基蚀刻停止层。理想地，所有导通孔应该接合于硅基蚀刻停止层处。然而，随着半导体工艺不断按比例缩小，在特定情况下这种传统的硅基蚀刻停止层不再足够。例如，在新设计中导线宽度可能具有更宽的范围并且在新工艺中导通孔可能具有更高的高宽比。结果，传统的硅基蚀刻停止层不能有效地防止导通孔的过蚀刻和蚀刻不足问题。期望在这个领域中有所改进。

发明内容

本发明的实施例提供了一种半导体器件，包括：衬底；第一导电部件，位于所述衬底的部分上方；蚀刻停止层，位于所述衬底和所述第一导电部件上方，其中，所述蚀刻停止层包括含硅介电(SCD)层和位于所述含硅介电层上方的含金属介电(MCD)层；介电层，位于所述蚀刻停止层上方；以及第二导电部件，位于所述介电层中，其中，所述第二导电部件穿透所述蚀刻停止层并且电连接至所述第一导电部件。

本发明的另一实施例提供了一种半导体器件，包括：衬底；第一低k介电层，位于所述衬底上方；第一导电部件，位于所述第一低k介电层中；蚀刻停止层，位于所述第一低k介电层上方，其中，所述蚀刻停止层包括含硅介电(SCD)层和位于所述含硅介电层上方的含金属介电(MCD)层，其中，所述含金属介电层包括金属材料的氧化物或所述金属材料的氮化物；第二低k介电层，位于所述蚀刻停止层上方；以及第二导电部件，部分地位于所述第二低k介电层中，其中，所述第二导电部件穿透所述蚀刻停止层并且电连接至所述第一导电部件。

本发明的又一实施例提供了一种制造半导体器件的方法，包括：提供前体，所述前体具有衬底、位于所述衬底上方的第一介电层和位于所述第一介电层中的第一导电部件；在所述第一介电层上方形成含硅介电(SCD)层；在所述含硅介电层上方形成含金属介电(MCD)层；在所述含金属介电层上方形成第二介电层；以及蚀刻所述第二介电层以形成沟槽，所述沟槽暴露所述含金属介电层。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。

图1是根据本发明的各个方面的形成半导体器件的方法的流程图。

图2A、图2B、图2C、图3A、图3B、图3C、图4A、图4B、图4C、图5A、图5B、图5C、图6A、图6B、图6C、图7A、图7B、图7C、图8A、图8B和图8C是根据图1中的方法的实施例在各个制造阶段中的半导体器件的一部分的截面图。