[发明专利]解决双核内存芯片长线甩线和搭线问题的方法在审
申请号: | 201710368976.8 | 申请日: | 2017-05-23 |
公开(公告)号: | CN107146764A | 公开(公告)日: | 2017-09-08 |
发明(设计)人: | 徐新建;刘小俊;张力;洪嘉 | 申请(专利权)人: | 沛顿科技(深圳)有限公司 |
主分类号: | H01L21/60 | 分类号: | H01L21/60 |
代理公司: | 东莞市中正知识产权事务所(普通合伙)44231 | 代理人: | 徐康 |
地址: | 518000 广东*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 解决 内存 芯片 长线 搭线 问题 方法 | ||
技术领域
本发明涉及一种解决双核内存芯片长线甩线和搭线问题的方法,属于芯片处理技术领域。
背景技术
在现有的双内存芯片结构中,双核内存芯片中有两颗内存晶粒,这两颗晶粒在封装体内是背靠背放置,由于上面芯片的金丝(17.5um)是从中间引线到两端,长度约6毫米,在封模时,会出现严重的甩线和搭线,测试良率几乎为零,为了解决这个问题,现在有两种方案技术方案:
1、点胶方案: 使用胶水固定金丝在封模前固定金丝,该方案需要购置点胶设备(15万美元),烘烤设备(10万美元)及合适的胶水,不仅生产成本增加两倍以上,生产周期增多一天,而且存在搭线和内部空洞风险。
2、RDL方案: 该方案是将晶粒上的焊线窗通过晶圆制成引到两端,从而将金丝的长度从6毫米减少到1.5毫米左右,该方案属于晶圆级制成,投资是十多亿美元,而且技术和环境等因素限制,很多公司没法完成,只能外包,单颗生产成本增加20倍以上。
为此本案提出一种方案,可以解决甩线和搭线问题,并通过可靠性验证,该方案的成本增加仅仅10%。
发明内容
本发明的目的在于克服上述的不足,提供解决双核内存芯片长线甩线和搭线问题的方法。
本发明的解决双核内存芯片长线甩线和搭线问题的方法,所述方法为:
在双核内存芯片的上层晶粒Dram2的左端和右端各增加一颗微米镜面假片,分别为Mirror Die1和Mirror Die2,金丝接入微米镜面假片,使得金丝穿过Mirror Die1进入上层晶粒Dram2,在从上层晶粒Dram2中穿过Mirror Die2,从而缩短金丝长度;
在所述的微米镜面假片和上层晶粒Dram2之间通过FOW果冻胶连接,使得金丝镶嵌在FOW果冻胶中,加热FOW果冻胶以固化金丝;
加热FOW果冻胶后,金丝被固化在FOW果冻胶中,并在多根金丝之间形成绝缘层。
本发明的有益效果在于:本发明解决了双核内存芯片长线的甩线和搭线问题,并通过可靠性验证,低于市面上其他的方案成本,方案的成本增加仅仅10%,并且避免使用现存的点胶设计产生的内部空洞。
附图说明
图1为本发明的结构图。
具体实施方式
下面结合附图对发明的优选实施例进行详细阐述,以使发明的优点和特征能更易于被本领域技术人员理解,从而对发明的保护范围做出更为清楚明确的界定。
本发明的解决双核内存芯片长线甩线和搭线问题的方法,所述方法为:
在双核内存芯片的上层晶粒Dram2的左端和右端各增加一颗微米镜面假片,分别为Mirror Die1和Mirror Die2,金丝接入微米镜面假片,使得金丝穿过Mirror Die1进入上层晶粒Dram2,在从上层晶粒Dram2中穿过Mirror Die2,从而缩短金丝长度;
在所述的微米镜面假片和上层晶粒Dram2之间通过FOW果冻胶连接,使得金丝镶嵌在FOW果冻胶中,加热FOW果冻胶以固化金丝;
加热FOW果冻胶后,金丝被固化在FOW果冻胶中,并在多根金丝之间形成绝缘层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于沛顿科技(深圳)有限公司,未经沛顿科技(深圳)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710368976.8/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造