[发明专利]一种改善射频开关特性的MOSFET结构

说明书

本发明公开了一种改善射频开关特性的MOSFET结构，在不改变MOSFET的SOI结构前提下，通过将源极(S)20的金属和漏极(D)30的不同层的金属逐层递减,可以减小漏极D和源极S的金属产生的寄生电阻，改善MOSFET射频开关的特性。

技术领域

本发明涉及一种MOSFET结构，特别是涉及一种改善射频开关特性的MOSFET结构。

背景技术

品质因子FOM(Figure Of Merit)用于评价场效应管MOSFET的开关性能或工艺能力，它是插损(InsertionLoss)和隔离度(Isolation)的折中，插损用导通电阻Ron表征，隔离度取决于关断电容Coff，对N型MOSFET，如图1所示，定义当栅极电压Vg＝+VDD时漏源电阻为导通电阻Ron，定义当栅极电压Vg＝-VDD时漏源间电容为关断电容Coff。一般来说，品质因子(Figure of Merit,FOM)越低越好，金属(Metal)的寄生电阻和金属间的寄生电容会影响导通电阻Ron和关断电容Coff。

现有MOSFET结构如图2及图3所示，图2为俯视图，图3为图2的A-A’剖面图，栅极G、漏极D和源极S均由多个叉指组成，10为栅极G的多晶硅(Poly-Si)，20为源极S的金属，30为漏极D的金属，每个间隔一个栅极G，通常漏极D和源极S金属层相同，其引出金属位于器件的两侧，栅极G为多晶硅(Poly-Si)。MOSFET的栅极G的多晶硅(Poly-Si)下方为栅极氧化层(Gate Oxide)40，栅极氧化层(Gate Oxide)40的下方为硅材料(Silicon)，漏极D和源极S的金属通过通孔(Via)连接至掺杂层N+(50)，每个掺杂层N+(50)在水平方向向栅极氧化层(Gate Oxide)40下方扩展，即栅极氧化层(Gate Oxide)40下方的硅材料(Silicon)宽度略小于栅极氧化层(Gate Oxide)40的宽度，栅极氧化层(Gate Oxide)40下方的硅材料(Silicon)的下方和掺杂层N+(50)的下方为潜埋氧化层(Buried Oxide)70，潜埋氧化层(Buried Oxide)70的下方为衬底硅材料(Silicon)。漏极D和源极S间的关断电容Coff包含金属层间的寄生电容，且沿着晶体管宽度方向的金属连线会导致晶体管的导通电阻变大。现有MOSFET结构的漏极D和源极S的金属的寄生电阻较大，导致品质因子FOM较大，即场效应管MOSFET的开关性能或工艺能力较差。

发明内容

为克服上述现有技术存在的不足，本发明之目的在于提供一种改善射频开关特性的MOSFET结构，以在不增加额外的寄生电容的基础上减小金属寄生电阻，改善场效应管MOSFET的射频开关特性。

为达上述及其它目的，本发明提出一种改善射频开关特性的MOSFET结构，在不改变MOSFET的SOI结构前提下，在漏极(D)和源极(S)的金属上再分层叠加放置长度递减的金属。

进一步地，所述源极(S)20的金属的引出部分放置于金属Metal l，深入器件区一定距离Dl，在金属Metal l的上面叠加金属Metal m，深入器件区一定距离Dm，在金属Metalm的上面叠加金属Metal n，深入器件区一定距离Dn，所述源极(S)重叠的不同层间用通孔进行连接。

进一步地，所述源极(S)20的金属的引出部分放置于金属Metal l，深入器件区3/4器件宽度W。

进一步地，在金属Metal l的上面叠加金属Metal m，深入器件区2/4器件宽度W。

进一步地，在金属Metal m的上面叠加金属Metal n，深入器件区1/4器件宽度W。

进一步地，所述漏极(D)的金属的引出部分放置于金属Metal l，深入器件区一定距离Dl；然后在金属Metal l的上面叠加金属Metal m，深入器件区一定距离Dm；之后在金属Metal m的上面叠加金属Metal n，深入器件区一定距离Dn，所述漏极(D)重叠的不同层间用通孔进行连接。