[发明专利]一种采用异质结结构的可控硅及其制造方法

权利要求书

1.一种采用异质结结构的可控硅，其特征在于：包括P型穿通区(1)、N型长基区(2)、P+阳极区(3)、P型短基区(8)，P型穿通区(1)设于N型长基区(2)两侧，N型长基区(2)上侧设有P型短基区(8)，N型长基区(2)下侧设有P+阳极区(3)，P+阳极区(3)下侧与阳极(4)相连；

所述P型短基区(8)上侧设有N+阴极区(7)，N+阴极区(7)上侧与阴极(6)相连；

所述P型短基区(8)与P型穿通区(1)之间设有沟槽(10)；

所述P型穿通区(1)、N+阴极区(7)、P型短基区(8)上侧均覆有氮化硅钝化层(5)；

所述P型短基区(8)上侧还设有门极(9)；

P型短基区和N+阴极区形成的PN结只存在于体内，器件表面没有PN结；

所述P型穿通区(1)、N型长基区(2)、P+阳极区(3)、P型短基区(8)的材料均为硅，N+阴极区(7)的材料为碳化硅。

2.根据权利要求1所述的一种采用异质结结构的可控硅，其特征在于：所述N+阴极区(7)的材料为宽禁带半导体材料，该宽禁带半导体材料采用氮化镓或砷化镓。

3.根据权利要求1所述的一种采用异质结结构的可控硅制造方法，其特征在于：所述方法包括以下步骤：衬底材料准备、氧化、穿通区光刻、穿通扩散、短基区扩散、浓硼区光刻、浓硼区扩散、阴极区光刻、N型掺杂碳化硅外延生长、碳化硅刻蚀、沟槽光刻、沟槽腐蚀、氮化硅钝化、玻璃钝化、引线孔光刻、蒸铝、铝反刻、铝合金、背面金属化；

所述衬底材料准备步骤中选择N型半导体硅片，所选N型半导体硅片电阻率为30～300Ω·cm，硅片厚度为230～300μm，并进行双面抛光。

4.根据权利要求3所述的一种采用异质结结构的可控硅制造方法，其特征在于：所述氧化步骤的条件是氧化温度为1000℃～1100℃，时间为4h～8h，氧化层的厚度为1.4μm～2μm。

5.根据权利要求3所述的一种采用异质结结构的可控硅制造方法，其特征在于：所述穿通扩散的步骤为：首先对穿通区进行硼预淀积，温度为1050℃～1100℃，时间为2h～4h，方块电阻为3～5Ω/□；然后对穿通区进行再扩散，温度为1200℃～1270℃，时间为120h～180h。

6.根据权利要求3所述的一种采用异质结结构的可控硅制造方法，其特征在于：所述短基区扩散的步骤为：首先对短基区进行淡硼预淀积，温度为850℃～950℃，时间为0.5h～1h，方块电阻为30～50Ω/□；然后对短基区进行硼再扩散，温度为1200℃～1250℃，时间为25h～30h，方块电阻为60～100Ω/□，结深为35μm～40μm。

7.根据权利要求3所述的一种采用异质结结构的可控硅制造方法，其特征在于：所述浓硼区扩散的步骤为：首先进行浓硼预淀积，温度为1000℃～1050℃，时间为1h～2h，方块电阻为5～8Ω/□；然后进行浓硼再扩散，温度为1200℃～1250℃，时间为5h～8h。

8.根据权利要求3所述的一种采用异质结结构的可控硅制造方法，其特征在于：所述N型掺杂碳化硅外延生长步骤的条件是温度为1500℃～1700℃，时间为1h～2h；沟槽腐蚀步骤的条件是槽深为50～70μm。