[发明专利]快闪存储器存储装置

权利要求书

1.一种快闪存储器存储装置，其特征在于，具有多种操作模式，并且所述快闪存储器存储装置包括：

存储器控制电路，用以控制所述快闪存储器存储装置操作在所述多个操作模式其中之一，其中所述多个操作模式包括低待机电流模式；以及

存储器晶胞阵列，耦接至所述存储器控制电路，用以存储数据，所述数据包括只读存储器数据，

其中所述存储器控制电路依据第一指令控制所述快闪存储器存储装置进入所述低待机电流模式，并且依据第二指令从所述低待机电流模式唤醒所述快闪存储器存储装置，

其中所述快闪存储器存储装置操作在所述低待机电流模式时，所述只读存储器数据被保持，

其中所述多个操作模式包括正常待机模式以及深度省电模式，以及所述快闪存储器存储装置从所述低待机电流模式、所述正常待机模式以及所述深度省电模式被唤醒分别需要第一唤醒时间、第二唤醒时间以及第三唤醒时间，其中所述第一唤醒时间长于所述第二唤醒时间并且短于所述第三唤醒时间。

2.根据权利要求1所述的快闪存储器存储装置，其特征在于，其中所述多个操作模式操作在所述低待机电流模式、所述正常待机模式以及所述深度省电模式分别具有第一电流、第二电流以及第三电流，其中所述第一电流小于所述第二电流并且大于所述第三电流。

3.根据权利要求1所述的快闪存储器存储装置，其特征在于，还包括：

字元线解码器电路，耦接至所述快闪存储器存储装置的多条字元线；以及

电压产生器电路，耦接至所述字元线解码器电路，用以经由节点提供高电压给所述字元线解码器电路，

其中在所述低待机电流模式，所述电压产生器电路当中的多个晶体管开关依据控制信号不导通。

4.根据权利要求3所述的快闪存储器存储装置，其特征在于，其中所述电压产生器电路包括时脉产生器、参考电压产生器以及电压调节器，以及所述参考电压产生器经由第一晶体管开关耦接至第一电压，所述电压调节器经由第二晶体管开关耦接至第二电压，以及所述时脉产生器包括第三晶体管开关，其中在所述低待机电流模式，所述第一晶体管开关、所述第二晶体管开关以及所述第三晶体管开关依据所述控制信号不导通。

5.根据权利要求4所述的快闪存储器存储装置，其特征在于，其中所述节点经由第四晶体管开关耦接至所述第二电压，在所述低待机电流模式，所述第四晶体管开关依据所述控制信号被导通，以将所述节点的电压拉至所述第二电压。

6.根据权利要求3所述的快闪存储器存储装置，其特征在于，其中在所述低待机电流模式，所述节点被浮接。

7.一种快闪存储器存储装置，其特征在于，具有多种操作模式，并且所述快闪存储器存储装置包括：

存储器控制电路，用以控制所述快闪存储器存储装置操作在所述多个操作模式其中之一，其中所述多个操作模式包括低待机电流模式；以及

存储器晶胞阵列，耦接至所述存储器控制电路，用以存储数据，所述数据包括只读存储器数据，

其中所述存储器控制电路依据第一指令控制所述快闪存储器存储装置进入所述低待机电流模式，并且依据第二指令从所述低待机电流模式唤醒所述快闪存储器存储装置，

其中所述多个操作模式包括正常待机模式以及深度省电模式，以及所述快闪存储器存储装置从所述低待机电流模式、所述正常待机模式以及所述深度省电模式被唤醒分别需要第一唤醒时间、第二唤醒时间以及第三唤醒时间，其中所述第一唤醒时间长于所述第二唤醒时间并且短于所述第三唤醒时间。

8.根据权利要求7所述的快闪存储器存储装置，其特征在于，还包括：

字元线解码器电路，耦接至所述快闪存储器存储装置的多条字元线；以及

电压产生器电路，耦接至所述字元线解码器电路，用以经由节点提供高电压给所述字元线解码器电路，

其中在所述低待机电流模式，所述电压产生器电路当中的多个晶体管开关依据控制信号不导通。

9.根据权利要求8所述的快闪存储器存储装置，其特征在于，其中所述电压产生器电路包括时脉产生器、参考电压产生器以及电压调节器，以及所述参考电压产生器经由第一晶体管开关耦接至第一电压，所述电压调节器经由第二晶体管开关耦接至第二电压，以及所述时脉产生器包括第三晶体管开关，其中在所述低待机电流模式，所述第一晶体管开关、所述第二晶体管开关以及所述第三晶体管开关依据所述控制信号不导通。