[发明专利]一种密钥解密板卡、装置、系统及处理方法

说明书

本发明了公开一种密钥解密板卡、装置、系统及处理方法，属于数据安全技术领域。本发明的密钥解密板卡包括母板和设置于母板上的控制子卡模块、多个处理子卡模块和电源模块，所述母板用于给控制子卡模块与多个处理子卡模块之间通信提供传输线路；所述控制子卡模块用于通过母板上的传输线路向多个处理子卡模块发送数据和控制指令，读取多个处理子卡模块反馈的处理结果；所述多个处理子卡模块用于接收控制子卡模块发送的数据和控制指令，解密密钥并向控制子卡模块反馈处理结果；所述电源模块用于给控制子卡模块和多个处理子卡模块供电。本发明的密钥解密板卡结构简单，解密速度快，效率高。

技术领域

本发明涉及数据安全技术领域，尤其涉及一种密钥解密板卡、装置、系统及处理方法。

背景技术

通常利用DES算法进行关键数据的加密，即给定64位密钥和64位明文，通过DES运算后得到64位的加密密文。而对于DES密钥破解而言，就是给定64位明文和64位密文，求解64位的密钥。按照DES算法，64位的密钥实际上是有56位通过给定的移位异或等操作生成的，所以DES密钥破解问题就是在事先已知64位明文输入块和64位密文输出块的基础上，求解56位的密钥。传统的DES密钥的暴力破解方法为：通过遍历生成56位的密钥，将64位的明文通过DES加密算法后得到64位的密文，将生成的密文与事先已知的密文比较，若二者相等，表示本次生成的56位密钥正确；若二者不等，表示本次生成的56位密钥不正确，需继续生成新的密钥对明文重新DES加密，以此类推，直至得到正确的密钥。DES解密的效率主要依赖于DES加密过程。目前软件实现DES解密可采用超级计算机或分布式计算系统，优点是编程灵活，缺点是实现成本较高，导致难以大规模应用，专用集成电路ASIC可提供高性能算法，但灵活性差，考虑到该类芯片的市场用户范围较小，ASIC厂商无意生产相关产品。

发明内容

本发明的目的在于提供一种密钥解密板卡、装置、系统以及处理方法，采用集中式控制和分布式计算模式，结构简单，解密速度快，效率高。

本发明提供技术方案如下：

一方面，本发明提供了一种密钥解密板卡，包括母板和设置于母板上的控制子卡模块、多个处理子卡模块和电源模块，所述母板用于给控制子卡模块与多个处理子卡模块之间通信提供传输线路；所述控制子卡模块用于通过母板上的传输线路向多个处理子卡模块发送数据和控制指令，读取多个处理子卡模块反馈的处理结果；所述多个处理子卡模块用于接收控制子卡模块发送的数据和控制指令，解密密钥并向控制子卡模块反馈处理结果；所述电源模块用于给控制子卡模块和多个处理子卡模块供电。

根据本发明的一实施方式，所述控制子卡模块与多个处理子卡模块之间为I2C串行总线通信，所述I2C串行总线包括一条串行数据线SDA和一条串行时钟线SCL。

根据本发明的另一实施方式，所述控制子卡模块向多个处理子卡发送数据包括输入明文、输入密钥和密钥生成空间；所述控制子卡模块向多个处理子卡发送的控制指令包括处理启动和停止指令，所述控制子卡模块读取多个处理子卡反馈的处理结果包括解密成功或失败的信息。

根据本发明的另一实施方式，所述控制子卡模块包括主处理芯片、控制子卡接口、与主处理芯片分别连接的存储芯片和可编程逻辑芯片。

根据本发明的另一实施方式，所述主处理芯片为FPGA处理芯片，所述存储芯片包括DDRSRAM存储芯片和Flash存储芯片，所述可编程逻辑芯片为CPLD芯片。

根据本发明的另一实施方式，所述处理子卡模块包括多个子处理芯片、与多个子处理芯片分别连接的多个子存储芯片和处理子卡接口。

根据本发明的另一实施方式，所述子处理芯片为FPGA处理芯片，所述子存储芯片为Flash存储芯片，所述Flash存储芯片同时连接四个FPGA处理芯片。

另一方面，本发明还提供了一种密钥解密装置，包括机壳和设置于机壳内的密钥解密板卡，