[发明专利]一种脊状LED及其制备方法有效
申请号: | 201710346428.5 | 申请日: | 2017-05-17 |
公开(公告)号: | CN107123711B | 公开(公告)日: | 2019-02-26 |
发明(设计)人: | 张亮 | 申请(专利权)人: | 深圳市长方集团股份有限公司 |
主分类号: | H01L33/00 | 分类号: | H01L33/00;H01L33/34 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 518000 广东省*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 led 及其 制备 方法 | ||
本发明涉及一种脊状LED及其制备方法。其中,所述制备方法包括:选取SOI衬底;利用CVD工艺在SOI衬底表面生长Ge外延层;利用CVD工艺在Ge外延层表面生长氧化层;利用LRC工艺晶化Ge外延层形成改性Ge外延层;利用干法刻蚀工艺刻蚀氧化层;在改性Ge外延层表面生长本征Ge层;选择性刻蚀本征Ge层形成脊型结构;在脊型结构的两侧分别注入P离子和B离子形成N型Ge区域和P型Ge区域;制备金属接触电极以完成脊状LED的制备;本发明利用激光再晶化工艺,在SOI衬底上制备位错密度低Ge外延层,并制备高质量直接带隙Ge外延层,然后实现一种脊状LED及其制备方法。
技术领域
本发明属半导体器件制备技术领域,特别涉及一种脊状LED及其制备方法。
背景技术
随着集成电路的不断发展,金属互连信号延迟与功耗的问题愈发突出,高速光互联技术是解决该问题的有效技术手段。实现高速光互联技术,需要解决诸多科学问题。其中,波导型发光器件(LED)集成发光器件与波导,是Si基单片光电集成中的一个重要研究内容。
Ge半导体为间接带隙半导体,通过改性技术(如应力、合金化等),其可转变为准直接带隙或者直接带隙半导体,应用于Si基波导型LED发光效率高,且与Si工艺兼容,是当前领域内研究、应用的重点。
从目前该器件工艺实现的情况来看,利用Si衬底与Ge外延层之间的热膨胀系数不同,常规工艺过程中采用合理的热退火工艺制度,Si衬底上Ge外延层可以引入低强度张应变,进而实现准直接带隙Ge。然而,由于Si衬底与Ge外延层之间晶格失配较大,Si衬底上常规工艺制备的Ge外延层位错密度高,制约了器件性能的提升。
因此选择何种材料及工艺制备高质量的LED变的尤为重要。
发明内容
为了提高现有发光器件的性能,本发明利用激光再晶化工艺,在SOI衬底上制备位错密度低、高质量直接带隙Ge外延层,然后实现一种脊状LED及其制备方法;本发明要解决的技术问题通过以下技术方案实现:
本发明的一个实施例提供了一种脊状LED的制备方法,包括:
(a)选取SOI衬底;
(b)利用化学气相沉积(Chemical Vapor Deposition,CVD)工艺在SOI衬底表面生长Ge外延层;
(c)利用CVD工艺在Ge外延层表面生长氧化层;
(d)利用LRC工艺晶化Ge外延层形成改性Ge外延层;
(e)利用干法刻蚀工艺刻蚀氧化层;
(f)利用CVD工艺在改性Ge外延层表面生长本征Ge层;
(g)选择性刻蚀本征Ge层形成脊型结构;
(h)在脊型结构的两侧分别注入P离子和B离子形成N型Ge区域和P型Ge区域;
(i)制备金属接触电极以完成脊状LED的制备。
在本发明的一个实施例中,步骤(b)包括:
(b1)在275℃~325℃温度下,利用CVD工艺在SOI衬底表面生长厚度为40~50nm的Ge籽晶层;
(b2)在500℃~600℃温度下,利用CVD工艺在Ge籽晶层表面生长厚度为120~150nm的Ge主体层以形成Ge外延层。
在本发明的一个实施例中,步骤(d)包括:
(d1)将包括SOI衬底、Ge外延层及氧化层的整个衬底材料加热至700℃;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳市长方集团股份有限公司,未经深圳市长方集团股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710346428.5/2.html,转载请声明来源钻瓜专利网。