[发明专利]面向多核处理器确定性重演的优化分段式内存竞争记录系统及其方法

说明书

面向多核处理器确定性重演的优化分段式内存竞争记录系统及其方法，涉及一种内存竞争记录系统，为了解决现有分段式内存竞争记录方法的冗余和判断方式不足导致漏记的问题，通过设置段号寄存器，实现了多核处理器存在内存竞争的优化记录，所述的记录方法在检测到内存竞争冲突时与之前的竞争记录进行有效地比较，判断是否可以约减，判断是否可以利用相邻同向竞争关系进行人工访问冲突的设置，达到减少内存竞争记录的次数，优化内存竞争日志，降低硬件资源消耗的效果。它可扩展到容错处理、事后安全分析等更为广泛的应用模型中。

技术领域

本发明涉及一种内存竞争记录系统，特别涉及一种面向多核处理器确定性重演的内存竞争记录系统及其方法。

背景技术

随着微电子技术的迅猛发展，片上多核处理器已经成为当今主流的计算平台和研究热点。片上多核处理器通常是基于目录的缓冲存储器(Cache)一致性协议的共享内存可扩展系统，允许运行在多个处理器核上的多个线程同时访问共享内存。虽然基于目录的缓冲存储器(Cache)一致性协议能有效的防止共享内存的不一致性，但是对多线程间访问的顺序没有控制，特别是当发生数据竞争时，每次执行都可能会得到不同的执行结果。这种多核处理器执行环境的不确定性为多核程序的编写、调试、测试、维护以及其他方面的应用都带来了巨大挑战。

多核处理器确定性重演通过记录多核程序运行时的不确定性信息，能够解决多核程序运行的不确定性。而高效的确定性重演算法，很大程度上依赖于合理的内存竞争记录方式。其中目前的分段式内存竞争记录方法仍然存在记录冗余，可推导约减算法的判断方式仍存在着不足，对某些不可推导的冲突依赖关系不能够找出给予记录，并且不可推导的冲突依赖关系的记录也存在进一步优化的方法，更进一步约减记录的次数，减少硬件资源消耗，提高确定性重演的效率。

本发明的目的是基于已有的分段式内存竞争记录方式，针对其记录冗余的问题，进一步优化其记录方式，有效的降低记录信息的大小，从而节省了大量的缓冲存储器(Cache)资源，降低了硬件实现的难度。针对其判断方式的不足，更加全面的记录不可推导的冲突依赖关系，对不可推导的冲突依赖关系记录进一步进行约减，减少内存竞争记录次数。本发明旨在不影响程序执行速度的前提下，有效的降低数据竞争记录日志的大小，能够扩展到更为广泛的应用模型中去，如容错处理、事后安全分析等领域。

发明内容

面向多核处理器确定性重演的优化分段式内存竞争记录系统，包括n个处理器核和共享数据缓冲存储器(L2Cache)，其中所述n个处理器中的每个处理器核包括内存竞争记录模块(DRstate)、私有数据缓冲存储器(L1Cache)、私有指令缓冲存储器(InstructionsL1Cache)、一致性协议控制器(Protocol controller)，以及数据传输通道；其特征在于：所述内存竞争记录模块(DRstate)包括指令计数器(IIC)、段计数器(SC)、控制逻辑模块(CL)和段号寄存器(SN)；

所述的指令计数器(IIC)，用于记录指令的数目；

所述的段计数器(SC)，用于记录处理器核的段号；

所述的控制逻辑模块(CL)，用来控制内存竞争记录模块(DRstate)，检测内存竞争并记录的流程；

所述的段号寄存器(SN)有n-1个，其中n为所述面向多核处理器确定性重演的优化分段式内存竞争记录系统中的处理器数量；所述的段号寄存器(SN)包括段计数器(OPSC)、当前发生序先发生方寄存器(Pred_IIC)、当前发生序后发生方寄存器(Succ_IIC)、当前发生序先发生方段号寄存器(Pred_SN)、当前发生序后发生方段号寄存器(Succ_SN)、冲突方向标志位向量(Dflag)；

所述的当前发生序先发生方寄存器(Pred_IIC)，用于记录与该其他处理器核数据冲突发生时，先发生方处理器核对应的IC值；