[发明专利]用于执行掩码位压缩的系统、装置以及方法在审
申请号: | 201710333929.X | 申请日: | 2011-12-23 |
公开(公告)号: | CN107220027A | 公开(公告)日: | 2017-09-29 |
发明(设计)人: | B·L·托尔;R·凡伦天;J·考博尔圣阿德里安;E·乌尔德-阿迈德-瓦尔;M·J·查尼 | 申请(专利权)人: | 英特尔公司 |
主分类号: | G06F9/30 | 分类号: | G06F9/30 |
代理公司: | 上海专利商标事务所有限公司31100 | 代理人: | 何焜 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 执行 掩码 压缩 系统 装置 以及 方法 | ||
1.一种机器可读介质,所述机器可读介质包括代码,所述代码在被执行时使机器响应于包括源寄存器操作数、目的地寄存器操作数以及操作码的单个掩码位压缩指令以用于:
解码所述单个掩码位压缩指令;
执行经解码的所述单个掩码位压缩指令以确定所述源寄存器的哪些写掩码位要被写入所述目的地寄存器的各最低有效位位置,其中所述源和目的地寄存器的每一个位是写掩码位,以及
将所确定的写掩码位连续地储存到所述目的地寄存器的各最低有效位位置中。
2.如权利要求1所述的机器可读介质,其特征在于,所述源和目的地寄存器是每一个都具有16个写掩码的16位寄存器。
3.如权利要求1所述的机器可读介质,其特征在于,所述源和目的地寄存器是每一个都具有64个写掩码的64位寄存器。
4.如权利要求1所述的机器可读介质,其特征在于,所述操作码设置为了确定所述源寄存器的哪些写掩码位要被写入所述目的地寄存器的各最低有效位位置而要评估的所述源寄存器的写掩码位数量。
5.如权利要求4所述的机器可读介质,其特征在于,要评估所述源寄存器的所有写掩码位以确定所述源寄存器的哪些写掩码位要被写入所述目的地寄存器的各最低有效位位置。
6.如权利要求5所述的机器可读介质,其特征在于,只要评估所述源寄存器的8个最低有效写掩码位以确定所述源寄存器的哪些写掩码位要被写入所述目的地寄存器的各最低有效位位置。
7.如权利要求1所述的机器可读介质,其特征在于,所述代码在被执行时使所述机器进一步用于:
在确定所述源寄存器的哪些写掩码位要被写入所述目的地寄存器的各最低有效位位置之前,将所有所述目的地写掩码位设为0。
8.如权利要求1所述的机器可读介质,其特征在于,所述执行和储存还包括:
确定所述源寄存器的最低有效位位置是否是1;
在所述源寄存器的所述最低有效位位置是1时,将1写入所述目的地寄存器的其中尚未储存1的最低有效位位置;以及
在所述源寄存器的所述最低有效位位置是0时,在所述源寄存器的最低有效位位置是0时确定所述源寄存器的次最低有效位位置是否是1。
9.一种响应于包括源寄存器操作数、目的地寄存器操作数以及操作码的单个掩码位压缩指令在计算机处理器中执行掩码位压缩的计算机实现的系统,所述系统包括:
用于解码所述单个掩码位压缩指令的装置;
用于执行经解码的所述单个掩码位压缩指令以确定所述源寄存器的哪些写掩码位要被写入所述目的地寄存器的各最低有效位位置的装置,其中所述源和目的地寄存器的每一个位是写掩码位,以及
用于将所确定的写掩码位连续地储存到所述目的地寄存器的各最低有效位位置中的装置。
10.如权利要求9所述的计算机实现的系统,其特征在于,所述源和目的地寄存器是每一个都具有16个写掩码的16位寄存器。
11.如权利要求9所述的计算机实现的系统,其特征在于,所述源和目的地寄存器是每一个都具有64个写掩码的64位寄存器。
12.如权利要求9所述的计算机实现的系统,其特征在于,所述操作码设置为了确定所述源寄存器的哪些写掩码位要被写入所述目的地寄存器的各最低有效位位置而要评估的所述源寄存器的写掩码位数量。
13.如权利要求12所述的计算机实现的系统,其特征在于,要评估所述源寄存器的所有写掩码位以确定所述源寄存器的哪些写掩码位要被写入所述目的地寄存器的各最低有效位位置。
14.如权利要求13所述的计算机实现的系统,其特征在于,只要评估所述源寄存器的8个最低有效写掩码位以确定所述源寄存器的哪些写掩码位要被写入所述目的地寄存器的各最低有效位位置。
15.如权利要求9所述的计算机实现的系统,其特征在于,还包括:
用于在确定所述源寄存器的哪些写掩码位要被写入所述目的地寄存器的各最低有效位位置之前,将所有所述目的地写掩码位设为0的装置。
16.如权利要求9所述的计算机实现的系统,其特征在于,所述用于执行的装置和所述用于储存的装置还包括:
用于确定所述源寄存器的最低有效位位置是否是1的装置;
用于在所述源寄存器的所述最低有效位位置是1时,将1写入所述目的地寄存器的其中尚未储存1的最低有效位位置的装置;以及
用于在所述源寄存器的所述最低有效位位置是0时,在所述源寄存器的最低有效位位置是0时确定所述源寄存器的次最低有效位位置是否是1的装置。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710333929.X/1.html,转载请声明来源钻瓜专利网。