[发明专利]半导体器件、电能测量仪器和半导体器件的制造方法

说明书

本申请涉及半导体器件、电能测量仪器和半导体器件的制造方法。根据一个实施例，半导体器件包括Si衬底、形成在设置于Si衬底之上的布线层中的电感器和形成为围绕电感器的屏蔽件，其中屏蔽件包括在布线层中的其中形成电感器的层和该层之上的层中形成的金属以及在Si衬底和Si衬底之上的布线层之间形成的硅化物。

相关申请的交叉引用

本申请基于2016年5月30日提交的日本专利申请No.2016-107283并要求其优先权，其全部内容通过引用合并于本文中。

技术领域

本发明涉及半导体器件、电能测量仪器以及半导体器件的制造方法。例如，本发明涉及适合于防止电路尺寸增加的半导体器件、电能测量仪器和半导体器件的制造方法。

背景技术

测量电能的电能测量仪器通过使用电感器检测当电流流过电源线时产生的磁场的强度的变化，然后根据检测结果计算电能。

日本未审专利申请公开No.2015-52470公开了一种与电能测量仪器有关的技术。日本未审专利申请公开No.2015-52470中公开的传感器器件包括形成在半导体器件的布线层中的电感器和也形成在半导体器件的布线层中以便围绕电感器的屏蔽件。设置屏蔽件以防止外部噪声影响电感器(或防止电感器中造成的噪声影响外部组件)，并且将屏蔽件形成在如下三层之上，所述三层包括形成电感器的层和该层之上和之下的层。

发明内容

本发明人发现以下问题。应该注意的是，屏蔽件需要形成有尽可能小的间隙，以便最小化噪声的影响。

然而，在日本未审专利申请公开No.2015-52470中公开的配置中，将用于形成屏蔽件的金属线高密度地布设(即布局)在仅单个布线层上、而不在它们之间留下间隙是非常困难的，因为这样的布置(或这样的布局)使得凹陷(dishing)和刻蚀非常困难。因此，在日本未审专利申请公开No.2015-52470中公开的配置中，实际上，需要将用于形成屏蔽件的金属线布设(即，设置)在多个层中，以实现与当金属线以高密度仅布设在单个布线层上时获得的效果相当的效果。

然而，在这种情况下，可以减少用于形成电感器的布线层的数量，从而导致布线层中用于形成电感器的金属线的布线面积增加并且从而电路尺寸增加的问题。从以下说明书和附图中的描述中，其他目的和新颖特征将更加明显。

根据一个实施例，一种半导体器件包括：衬底；电感器，形成在设置于所述衬底之上的布线层中；和屏蔽件，形成为围绕所述电感器，其中所述屏蔽包括：第一金属，形成在布线层中的其中形成电感器的层和该层之上的层中；和硅化物，形成在所述衬底和所述衬底之上的布线层之间。

根据另一个实施例，一种半导体器件的制造方法包括：在衬底之上形成硅化物；在设置于所述硅化物之上的布线层中形成电感器；以及在所述布线层中的其中形成电感器的层和该层之上的层中设置第一金属，使得第一金属与所述硅化物协作地围绕所述电感器，并且由此形成屏蔽件。

根据上述实施例，可以提供能够防止或减少电路尺寸的增加的半导体器件、电能测量仪器以及半导体器件的制造方法。

附图说明

从以下结合附图对具体实施例的描述中，上述和其它方面、优点和特征将更加明显，其中：

图1是示出根据第一实施例的半导体器件的概略平面图；

图2是示出图1所示的半导体器件所被用于的电能测量仪器的配置示例的框图；

图3是沿着图1的线X-X'截取的半导体器件的横截面；

图4示出分别示出了M1层和多晶硅层的放大平面图；

图5是示出处于组合状态的图4所示的M1层和多晶硅层的放大平面图；