[发明专利]三维集成电路结构及其制造方法在审
| 申请号： | 201710330721.2 | 申请日： | 2017-05-11 |
| 公开（公告）号： | CN108878378A | 公开（公告）日： | 2018-11-23 |
| 发明（设计）人： | 陈英儒;吴集锡;余振华;陈宪伟;陈明发 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L23/31 | 分类号： | H01L23/31;H01L25/07;H01L21/56;H01L23/58 |
| 代理公司： | 南京正联知识产权代理有限公司 32243 | 代理人： | 顾伯兴 |
| 地址： | 中国台湾新竹科*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 芯片 介电层 三维集成电路结构 密封环 芯片接合 环绕 贯穿 制造 | ||
1.一种三维集成电路结构，其特征在于，包括：
第一芯片；
第二芯片，与所述第一芯片接合；
介电层，位于所述第二芯片上且环绕所述第一芯片；以及
密封环，位于所述第一芯片旁且贯穿所述介电层。
2.根据权利要求1所述的三维集成电路结构，其特征在于，所述密封环的一部分位于所述第二芯片中。
3.根据权利要求1所述的三维集成电路结构，其特征在于，还包括保护层，配置于所述第二芯片上且覆盖所述第一芯片、所述介电层以及所述密封环。
4.根据权利要求1所述的三维集成电路结构，其特征在于，所述密封环环绕所述第一芯片。
5.根据权利要求1所述的三维集成电路结构，其特征在于，所述密封环包括多个图案，所述些图案经排列以环绕所述第一芯片。
6.一种三维集成电路结构，其特征在于，包括：
第一芯片；
第二芯片，与所述第一芯片接合；
介电层，位于所述第二芯片上且环绕所述第一芯片；
第一密封环，位于所述第一芯片旁且贯穿所述介电层；以及
第二密封环，位于所述第一密封环与所述第一芯片之间且贯穿所述介电层。
7.根据权利要求6所述的三维集成电路结构，其特征在于，还包括保护层，配置于所述第二芯片上且覆盖所述第一芯片、所述介电层、所述第一密封环以及所述第二密封环。
8.根据权利要求6所述的三维集成电路结构，其特征在于，所述第一密封环与所述第二密封环之间的水平间距至少大于5um。
9.一种三维集成电路结构的制造方法，其特征在于，包括：
将第一芯片接合至晶片上，所述晶片具有切割道；
于所述晶片上形成介电层，以封装所述第一芯片；
于所述介电层中形成密封环，所述密封环贯穿所述介电层且位于所述第一芯片与所述切割道之间；以及
沿着所述切割道切割所述介电层与所述晶片，以形成包括所述第一芯片与第二芯片的堆叠，其中所述第二芯片为所述晶片的一部分。
10.根据权利要求9所述的三维集成电路结构的制造方法，其特征在于，还包括形成保护层，以覆盖所述第一芯片、所述介电层以及所述第一密封环，切割所述介电层与所述晶片的步骤还包括切割所述保护层。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201710330721.2/1.html，转载请声明来源钻瓜专利网。
- 上一篇：功率模块及其制作方法以及空调器
- 下一篇：膜上芯片封装件
