[发明专利]像素驱动电路、驱动方法及显示装置

说明书

技术领域

本发明涉及显示技术领域，特别是涉及一种像素驱动电路、驱动方法及显示装置。

背景技术

随着显示器解析度与扫描率不断的提高，在考虑降低源集成电路(source IC)的使用数量上，许多产品在面板设计时采用基于半源驱动(half source driving,HSD)架构的像素接线设计。

然而，对于传统的HSD像素接线设计来说，其源极电压(source voltage)信号在一帧内需要做极性的转换，使得source IC的功耗明显增加。另外，在像面显示时IC温度也会上升，导致信赖性品质恶化。

发明内容

基于此，有必要针对源极电压信号在一帧内需要做极性的转换，使得source IC的功耗明显增加问题，提供一种像素驱动电路、驱动方法及显示装置。

一种像素驱动电路，包括像素阵列、数据线和扫描线。其中，像素阵列包括多个具有四条颜色不同的子像素的像素单元，所有的子像素相互之间呈现正负极性相间的点反转排列；所述数据线和扫描线正交配置于像素阵列中，且每行像素单元设置两条扫描线、每列像素单元设置两条数据线；每条数据线在穿过一行像素单元时，连接两个最近的具有相同极性的子像素，并且在列方向上连接在同一条数据线上的所有子像素的极性都相同；相邻的数据线连接的子像素极性相反。

在其中一个实施例中，所述每行像素单元分为奇数行像素单元和偶数行像素单元；所述奇数行和偶数行像素单元中四个子像素的排列次序一致，且为第一次序：第一子像素、第二子像素、第三子像素及第四子像素依次排列；

或者奇数行像素单元中四个子像素为第一次序，偶数行像素单元中四个子像素为第二次序：第三子像素、第四子像素、第一子像素及第二子像素依次排列；

或者奇数行像素单元中四个子像素为第二次序，偶数行像素单元中四个子像素为第一次序；

所述每列像素单元中，两条数据线依次为第一数据线和第二数据线；所述第一数据线位于所述第一次序的四个子像素中第一子像素左侧、所述第二数据线位于所述第一次序的四个子像素中第二子像素和第三子像素之间。

在其中一个实施例中，所述奇数行和偶数行像素单元中四个子像素的排列次序一致，且为第一次序，则所述数据线与所述子像素的连接方式为：

在奇数行，所述第一数据线连接其相邻一列像素单元中的第三子像素和当前列第一子像素；所述第二数据线连接当前列像素单元中的第二子像素和当前列第四子像素；

在偶数行，所述第一数据线连接其相邻一列像素单元中的第四子像素和当前列第二子像素；所述第二数据线连接当前列像素单元中的第一子像素和当前列第三子像素。

在其中一个实施例中，所述奇数行和偶数行像素单元中四个子像素的排列次序一致，且为第一次序，则所述数据线与所述子像素的连接方式为：

在奇数行，所述第一数据线连接其相邻一列像素单元中的第四子像素和当前列第二子像素；所述第二数据线连接当前列像素单元中的第一子像素和当前列第三子像素；

在偶数行，所述第一数据线连接其相邻一列像素单元中的第三子像素和当前列第一子像素；所述第二数据线连接当前列像素单元中的第二子像素和当前列第四子像素。

在其中一个实施例中，所述奇数行像素单元中四个子像素为第一次序，偶数行像素单元中四个子像素为第二次序，则所述数据线与所述子像素的连接方式为：

在奇数行，所述第一数据线连接其相邻一列像素单元中的第三子像素和当前列第一子像素；所述第二数据线连接当前列像素单元中的第二子像素和当前列第四子像素；

在偶数行，所述第一数据线连接其相邻一列像素单元中的第二子像素和当前列第四子像素；所述第二数据线连接当前列像素单元中的第三子像素和当前列第一子像素。

在其中一个实施例中，所述奇数行像素单元中四个子像素为第一次序，偶数行像素单元中四个子像素为第二次序，则所述数据线与所述子像素的连接方式为：

在奇数行，所述第一数据线连接其相邻一列像素单元中的第四子像素和当前列第二子像素；所述第二数据线连接当前列像素单元中的第一子像素和当前列第三子像素；

在偶数行，所述第一数据线连接其相邻一列像素单元中的第一子像素和当前列第三子像素；所述第二数据线连接当前列像素单元中的第四子像素和当前列第二子像素。

在其中一个实施例中，所述奇数行像素单元中四个子像素为第二次序，偶数行像素单元中四个子像素为第一次序，则所述数据线与所述子像素的连接方式为：