[发明专利]可容错的专用片上网络拓扑生成方法

说明书

本发明公开一种可容错的专用片上网络拓扑生成方法，适用于可容错的专用片上网络设计。该方法首先根据周围路由端口数量和任务节点数量通过容错拓扑生成算法生成容错拓扑结构，然后根据具体任务的CFG通信流程图对其进行任务节点分簇，最后根据得到的簇映射到容错拓扑结构上去并通过功耗模型得到最终的容错拓扑结构。本发明对基于专用片上网络的设计有更好的容错性，更低的功耗和面积及通信延迟的减少，应用到SoC设计中可以降低开发的成本和性能的提升。

技术领域

本发明属于SOC领域，具体涉及一种可容错的专用片上网络拓扑生成方法。

背景技术

随着半导体工艺的提高和晶体管尺寸的不断减小，未来单个芯片可集成的晶体管个数越来越多。这就意味着，在一个芯片上可以集成成千上万个IP核，并且这些IP核可以是CPU或者DSP核，IO端口，内存等等。但是随着单个芯片中包含的IP核数量的不断增加，基于总线架构的片上系统设计(System-on-Chip，Soc)面临着存储带宽，互连延迟，功耗和可靠性等方面的巨大挑战。因此，随着片上网络(Network-on-Chip，NoC)的出现有效的解决了SoC的困境，为IP核之间提供高效，高吞吐量，低功耗的通信。NoC的结构中有规则的和非规则的，规则的结构具有容易构造，可重构等优势，但是对于一些具体的应用时不能够得到最优的设计成本，造成了资源的大量的浪费。对于非规则的拓扑结构在对于专用的片上网络的设计时，能够使得功耗和面积大幅度的少于规则的拓扑结构，现在大量的研究者对于NoC的研究都集中在规则的情况下去优化功耗和容错方式，所以在遇到具体的应用时可能造成资源的大量的浪费。

对于专用片上网络的专用拓扑结构的产生，大量的研究者仅仅考虑的是在相应的功耗模型下的怎么样使功耗模型最小的情况下生成专用的拓扑结构，但是他们所生成的专用拓扑结构仅仅都只有一条交流路径，如果结构中一个路由节点或者链路的错误会使得整块芯片无法正常的工作，而随着一块芯片上面所集成的处理器的不断增加，节点和路由错误的可能性大幅度的增加，所以怎么样在添加最小成本的情况下生成可容错的专用片上网络拓扑结构是本发明研究的重点。

发明内容

本发明的目的在于提出一种可容错的专用片上网络拓扑生成方法，通过可容错拓扑生成算法生成可容错拓扑结构集，然后根据生成的可容错拓扑结构集对任务流程图TG(n，v)进行分簇，最后根据分簇的结果将任务图TG(n，v)中的任务节点n_i∈N映射到可容错拓扑结果中去，并选择功耗最小的可容错的专用片上网络拓扑结构。本发明的目的在于设计一个可容错的专用片上网络拓扑生成方法，该方法不仅可以容忍专用片上网络的路由链路错误，还可以降低功耗和面积的减少，同时利用分簇的方式来对专用片上网络的映射进行预处理还可以降低映射算法的时间和空间复杂度减少开发周期和成本。

本发明通过如下技术方案实现。

一种可容错的专用片上网络拓扑生成方法，包含步骤：

(1)根据任务图中的任务节点个数和周围路由端口数，通过添加链路和路由的容错拓扑生成算法生成可容错的专用片上网络拓扑结构集；

(2)根据(1)中所述的可容错的专用片上网络拓扑集对任务图TG(n，v)中的任务节点进行分簇；

(3)根据(2)中分簇结果，将任务图中的各个节点映射到(1)中生成的可容错拓扑结构集中去并通过功耗分析模型对可容错拓扑结构集进行分析，得到最优功耗的可容错拓扑结构；

上述方法中，所述步骤(1)中包括：

(1.1)：根据任务图TG(n,v)(为一个非循环有向图，n_i∈N表示一个任务节点，v_i，j∈V表示任务节点i，j之间的通信量大小)中的任务节点总数N和周围路由的端口数量P确定周围路由数量范围[Rmin,Rmax]；

(1.2)：根据(1.1)中的周围路由的端口数量范围，在周围路由个数为Rmin的情况下生成不能容错的专用片上网络拓扑结构；