[发明专利]一种基于FPGA的五相随机SVPWM技术实现方法在审

专利信息
申请号: 201710319910.X 申请日: 2017-05-09
公开(公告)号: CN107147278A 公开(公告)日: 2017-09-08
发明(设计)人: 浦天宇;卜飞飞;黄文新;朱琳 申请(专利权)人: 南京航空航天大学
主分类号: H02M1/088 分类号: H02M1/088;H02M1/38
代理公司: 南京经纬专利商标代理有限公司32200 代理人: 曹芸
地址: 210017 江*** 国省代码: 江苏;32
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 基于 fpga 相随 svpwm 技术 实现 方法
【说明书】:

技术领域

发明公开了一种基于FPGA(现场可编程门阵列)的五相随机SVPWM(空间矢量脉宽调制)技术实现方法,属于多相调制技术领域。

背景技术

近年来,在航空航天,舰船推进,电动汽车等低压大功率领域,多相电机及其驱动系统得到了越来越多的应用。与传统三相电机驱动系统相比,多相电机驱动系统具有如下优点:(1)每相绕组承担功率减小;(2)输出转矩脉动小;(3) 容错能力增加;(4)控制参数多,控制策略灵活。

多相逆变器作为多相电机的驱动器,其研究也受到了广泛关注,而调制技术是逆变器控制的基础,因此研究多相调制技术对多相电机及其驱动系统的发展有着重要意义

在多相电机中,最常见的调制方式是SVPWM调制技术。在传统SVPWM 调制中,功率器件的开关频率是固定的,因此在开关频率及其整数倍数处,系统输出的电流电压波形会有大量高次谐波,会给系统带来大量噪声和电磁干扰,从而对系统正常工作造成影响。而随机PWM(脉宽调制)的出现则为这一问题的解决提出了思路。随机PWM调制技术通过改变每个开关周期的周期值使得系统的开关频率在一定范围内随机变化,从而将传统PWM调制在开关频率处的高次谐波分散到一定范围内,尽管谐波总量没有发生变化,但是大大减小了高频处的谐波幅值,从而减小了系统噪声与电磁干扰。

通常调制技术在DSP(数字信号处理器)中进行实现,但是随着集成电路的迅猛发展,可编程逻辑器件的产生与应用颠覆了传统电子设计的方法,其速度快,体积小,容量高,功耗小,受到研究人员的广泛使用,并且其可按照开发人员具体的设计要求进行实现,大大方便了系统的设计。可编程逻辑器件从最初的 PROM(可编程只读存储器),PLA(可编程逻辑阵列)逐步发展为PAL(可编程阵列逻辑),GAL(通用阵列逻辑),再到目前的CPLD(复杂可编程逻辑器件), FPGA(现场可编程门阵列),其制造工艺,逻辑功能,功耗与速度都有了极大的改善。与DSP相比,FPGA依赖硬件实现算法,其处理速度更快,并且FPGA 不局限于特定功能,设计灵活,可以根据实际需求配置引脚,适用于多相系统相数的扩展。

目前随机调制技术通常采用DSP实现,运算速度慢且不易扩展到更多相数的系统中去,而利用FPGA则可有效避免上述问题。

发明内容

本发明针对上述背景技术的不足,提出了一种基于FPGA的五相随机 SVPWM技术实现方法,利用FPGA实现五相随机SVPWM技术,解决了传统 DSP实现运算速度慢,不易扩展到更多相数的系统中去的技术问题。

本发明为其技术问题采用如下技术方案:

一种基于FPGA的五相随机SVPWM技术实现方法,包括如下步骤:

1)首先由正弦信号产生模块产生正弦参考电压;

2)其次由随机信号产生模块产生随机周期值与零矢量作用时间;

3)接着由扇区选择模块判断正弦参考电压位于哪个扇区;

4)然后由矢量作用时间模块计算相邻最近四矢量作用时间;

5)接着由开关动作时间模块计算上下开关管动作时间;

6)最后由PWM产生与死区设置模块产生带有死区的PWM波,从而驱动后级电路。

步骤1的具体方法为:建立查找表,将正弦值计算出,存在相应的ROM 中,使用时根据地址读取相应的正弦值。

步骤2的具体方法为:采用线性同余法产生随机信号,在FPGA中,利用变量的位数进行操作,选择随机数的位宽为16位,当其大于16位时,高位溢出,等效于作同余计算;选用同样的方法,不同的质数,产生两个不同的随机序列,采用两状态马尔科夫链的形式产生随机开关频率与随机零矢量作用时间。

步骤3的具体方法为:扇区选择模块将平面分为十个扇区,根据参考电压在α-β平面的位置判断该正弦电压矢量位于哪个扇区。

步骤4的具体方法为:矢量作用时间模块采用移位的方式将无理数成比例扩大1024倍后取整,再同比例缩小,以此计算矢量作用时间。

步骤5的具体方法为:开关动作时间模块根据矢量作用时间,按照五相 SVPWM原理计算出各开关管的动作时间。

步骤6的具体方法为:PWM产生与死区设置模块首先根据αβ平面的参考电压值进行扇区选择,随后根据计算出的开关动作时间设置开关信号0,1值;配置死区时,以上管开通关断时刻作为基准,下管相应的提早关断与延时导通,死区设置为1μs。

本发明具有以下有益效果:

1、FPGA是基于硬件实现算法,相比于传统DSP实现,运算速度快。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于南京航空航天大学,未经南京航空航天大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201710319910.X/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top