[发明专利]半导体器件及半导体器件的制造方法

权利要求书

1.一种半导体器件，包含：

SOI衬底，所述SOI衬底具有第一活性区域和与所述第一活性区域接触配置的元件分离区域，且所述SOI衬底具有支撑衬底、在所述支撑衬底上形成的绝缘层、和在所述绝缘层上形成的半导体层，

在所述第一活性区域的所述半导体层上隔着栅极绝缘膜而形成的栅电极，

在所述第一活性区域的所述半导体层中的、所述栅电极的两侧形成的源极区域及漏极区域，

在所述元件分离区域形成的虚拟栅电极，和

在所述虚拟栅电极的两侧形成的侧壁膜，

在形成于所述元件分离区域、且以贯通所述半导体层和所述绝缘层的方式到达所述支撑衬底的槽内埋入有绝缘膜，

形成于所述绝缘膜上的所述侧壁膜沿所述第一活性区域与所述元件分离区域的边界配置，

在所述第一活性区域与所述元件分离区域的边界部，所述绝缘膜的表面比所述半导体层的表面低，

比所述半导体层的所述表面低的、处于所述第一活性区域与所述元件分离区域的所述边界部的所述绝缘膜的所述表面，由构成所述侧壁膜的氮化硅膜覆盖。

2.根据权利要求1所述的半导体器件，所述侧壁膜以与所述第一活性区域与所述元件分离区域的边界一致或重叠的方式配置。

3.根据权利要求2所述的半导体器件，在所述源极区域和所述漏极区域各自上形成有接触插塞。

4.根据权利要求1所述的半导体器件，在所述源极区域和所述漏极区域上，分别形成有构成所述源极区域和所述漏极区域的半导体与金属的化合物膜。

5.根据权利要求4所述的半导体器件，所述源极区域和所述漏极区域各自由在所述半导体层与外延层的层叠部中形成的杂质区域形成，所述外延层处于所述半导体层与所述化合物膜之间。

6.根据权利要求5所述的半导体器件，所述侧壁膜的端部位于所述外延层的上方。

7.根据权利要求2所述的半导体器件，

所述SOI衬底还具有隔着所述元件分离区域而与所述第一活性区域分开配置的第二活性区域，

在所述第二活性区域不具有构成所述SOI衬底的所述绝缘层、和构成所述SOI衬底的所述半导体层，

所述元件分离区域的剖面图中具有位于比所述第二活性区域更靠所述第一活性区域侧的第一外周部、和位于比所述第一活性区域更靠所述第二活性区域侧的第二外周部，

所述虚拟栅电极配置在所述第一外周部上，而没有配置在所述第二外周部上。